公开(公告)号：KR102257243B1

公开(公告)日：2021-05-27

申请号：KR1020140010721

申请日：2014-01-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박진홍 ,  심재우 ,  박형열 ,  이재호

IPC: H01L29/16 ,  H01L29/772 ,  H01L21/335

Abstract: 튜너블배리어를구비한그래핀트랜지스터가개시된다. 개시된그래핀트랜지스터는반도체기판상에배치된절연박막과, 상기절연박막상의그래핀층과, 상기그래핀층의일단부와연결된제1전극과, 상기그래핀층의타단부로부터이격되며상기반도체기판과접촉하는제2전극과, 상기그래핀층상의게이트전극을포함한다. 상기반도체기판및 상기그래핀층사이에튜너블에너지배리어가형성된다.

公开(公告)号：KR1020210030306A

公开(公告)日：2021-03-17

申请号：KR1020210025467

申请日：2021-02-25

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박상용 ,  박진홍 ,  이성주

IPC: H01L29/792 ,  H01L29/788 ,  H01L29/423 ,  H01L27/11582 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11524

Abstract: 반도체메모리장치가제공된다. 반도체메모리장치는기판, 기판상에, 기판과접촉하는터널절연층, 터널절연층상에, 터널절연층과접촉하고, 강유전체(ferroelectric) 물질을포함하는전하저장층, 전하저장층상에, 전하저장층과접촉하는배리어절연층, 및배리어절연층상에, 배리어절연층과접촉하는게이트전극을포함한다.

公开(公告)号：KR102223019B1

公开(公告)日：2021-03-05

申请号：KR1020190127835

申请日：2019-10-15

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  최재웅 ,  김관호 ,  막심

IPC: H01L29/749 ,  H01L29/87 ,  H01L29/267 ,  H01L21/02 ,  H01L21/28

Abstract: 본발명에따른다중부성미분전달전도특성소자는기판전도부; 상기기판전도부상에적층되어형성된게이트절연층; 서로상이한문턱전압을가지며상기게이트절연층상에수평방향으로직렬로연결되어형성된제1, 제2, 제3 반도체; 및상기제1 반도체와상기제3 반도체양단에형성되는전극;을포함하여, 하나의소자내에서세 개이상의반도체물질의접합을형성하여여러개의피크및 밸리특성을가져, 칩을차지하는부성미분전달전도소자의면적이크게증가하지않으면서 4개이상의논리상태를표현할수 있는다진법논리회로를구현(예를들면, 1개의다중부성미분전달전도소자에 1개의트랜지스터를연결하면 4진법인버터혹은 4진법메모리를구현)하는데활용되어칩을저전력화, 소형화, 및고속화시키는효과가있다.

公开(公告)号：KR102149971B1

公开(公告)日：2020-08-31

申请号：KR1020190054471

申请日：2019-05-09

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  정길수 ,  허근

IPC: H01L47/00 ,  H01L29/732 ,  H01L29/66

公开(公告)号：KR102128474B1

公开(公告)日：2020-06-30

申请号：KR1020190049383

申请日：2019-04-26

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박진홍 ,  김승준 ,  허근 ,  김형준 ,  오세용

IPC: H01L27/092 ,  H01L21/8234 ,  H01L21/8238

公开(公告)号：KR102112013B1

公开(公告)日：2020-05-18

申请号：KR1020180068304

申请日：2018-06-14

Applicant: 가천대학교 산학협력단 ,  성균관대학교산학협력단

Inventor： 조성재 ,  박진홍 ,  허근 ,  이재윤

IPC: H01L21/8238 ,  H01L27/108

公开(公告)号：KR101949504B1

公开(公告)日：2019-02-18

申请号：KR1020170073360

申请日：2017-06-12

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  심재우 ,  강동호

IPC: H01L29/76 ,  H01L29/66 ,  H01L29/43 ,  H01L29/16

公开(公告)号：KR101826052B1

公开(公告)日：2018-02-06

申请号：KR1020160018873

申请日：2016-02-18

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  박형열 ,  김정훈 ,  최우영

IPC: H01L27/15 ,  H01L21/768 ,  H01L21/3213 ,  H01L21/28 ,  H01L33/36

CPC classification number: H01L31/072 ,  H01L31/0224 ,  H01L31/022466 ,  H01L31/028 ,  H01L31/1864 ,  H01L31/1884 ,  Y02E10/547 ,  Y02P70/521

Abstract: 2차원반도체를이용한전자소자의전극형성시, 기판상에 n형또는 p형으로도핑된 2차원반도체층을형성하고, 도핑된 2차원반도체층의제 1 영역및 제 2 영역을미리정해진패턴의형상대로패터닝하고, 패터닝된제 1 영역및 제 2 영역의상부에각각제 1 전극및 제 2 전극을형성한다.

Abstract translation: 在使用二维半导体形成用于电子器件的电极的情况下，在衬底上形成掺杂成n型或p型的二维半导体层，掺杂二维半导体的第一区域和第二区域 层被图案化为预定的图案形状，并且第一电极和第二电极分别形成在图案化的第一区域和第二区域上。

公开(公告)号：KR1020170138185A

公开(公告)日：2017-12-15

申请号：KR1020160070259

申请日：2016-06-07

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  조서현 ,  이재형 ,  정채환

IPC: H01L21/02 ,  H01L21/324 ,  H01L21/768 ,  H01L21/786 ,  H01L21/78

Abstract: 본발명의일 실시예에따른반도체층형성방법은제 1 기판상에제 1 절연층을형성하고, 제 1 기판의일부를노출시키는시드영역을형성하는단계; 제 1 절연층상에 2차원물질로구성된박리층을형성하는단계; 박리층상에시드영역을통해노출된제1 기판과접하도록비정질반도체층을형성하는단계; 비정질반도체층을결정화하는단계; 및결정화된비정질반도체층을박리층으로부터분리시키는단계를포함한다.

Abstract translation: 根据本发明实施例的形成半导体层的方法包括：在第一衬底上形成第一绝缘层;形成暴露第一衬底的一部分的籽晶区; 在第一绝缘层上形成由二维材料组成的释放层; 形成与通过剥离层上的剥离层暴露的第一基板接触的非晶半导体层; 结晶非晶半导体层; 并且将结晶的非晶半导体层与分层层分离。

公开(公告)号：KR101797145B1

公开(公告)日：2017-11-13

申请号：KR1020150153559

申请日：2015-11-03

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  유광위 ,  박형열

IPC: C01B31/04 ,  B01J19/08 ,  C01F1/00 ,  C01F17/00 ,  C01G9/02 ,  C01G23/04

Abstract: 본발명은환원된산화그래핀의제조방법에관한것으로, 본발명의일 실시예에따른환원된산화그래핀의제조방법은산화그래핀수용액에감광입자를혼합하는단계; 및수용액속에포함된감광입자의흡수파장에대응하는빛을노광시켜, 산화그래핀을환원시키는단계를포함한다.