-
公开(公告)号：KR100234008B1
公开(公告)日：1999-12-15
申请号：KR1019970018544
申请日：1997-05-13
Applicant: 한국과학기술연구원
Abstract: 본 발명은 전기장발광소자 및 그 제조방법에 관한 것으로, 종래의 전기장발광소자는 인가되는 전기장의 세기에 비해 발광층의 내부로 주입되는 전자의 수가 적어 휘도특성 및 발광효율이 저하되는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 발광층과 절연층의 사이에 계면구조물을 삽입하여 화소 면적의 변화없이 발광층과 절연층의 사이의 계면의 표면적을 증가시킴으로써, 전기장발광소자의 휘도와 발광효율을 증가시키는 효과가 있다.
-
42.发明授权중간 삽입층을 이용한 직접 접합 공정과, 이를 이용하는 전계방 출 소자의 진공 실장 공정 및 실리사이드 제조 공정 失效使用交互插入层的直接结合工艺，使用相同的场致发射器件的真空安装过程和硅化物制造工艺
公开(公告)号：KR100234002B1
公开(公告)日：1999-12-15
申请号：KR1019960073596
申请日：1996-12-27
Applicant: 한국과학기술연구원
IPC: H01L21/20
Abstract: 본 발명은 전자선 증착된 막이나 스퍼터링된 막을 중간 삽입층로 이용하여 실리콘 직접 접합 공정과, 이러한 직접 접합 공정을 이용하여 소자를 진공 실장하는 공정 및 실리사이드 제조 공정에 관한 것이다.
본 발명에 의할 경우, 종래 직접 접합 방법으로 접합할 수 없었던 금속 등의 막이나 실리콘 기판이 아닌 유리 기판 등의 다른 기판에 대해서도 접합이 가능하고, 이러한 직접 접합 방법을 이용하여 고진공을 요하는 진공 소자를 진공 실장할 수 있으며 또한, 내화성 금속 실리사이드를 산화되지 않게 형성할 수 있는 장점이 있다.-
公开(公告)号：KR100233998B1
公开(公告)日：1999-12-15
申请号：KR1019950039797
申请日：1995-11-04
Applicant: 한국과학기술연구원
CPC classification number: C23C14/0688
Abstract: 본 발명은 물리증착(physical vapour deposition : PVD)법에 의해 제조된 전계방출소자용 발광체 및 그 제조방법에 관한 것으로, 유리기판 상에 물리적증착법으로 ZnO:Zn 발광박막을 형성한 뒤 상기 ZnO:Zn 박막 표면에 도전성박막을 코팅하여 발광체 제조를 완료하므로써, 1) 발광막의 두께와 발광체의 열처리 온도 및 분위기 변화를 통하여 에미터의 동작 특성에 맞는 발광문턱과 여러계조의 휘도 및 발광색을 일정 범위내에서 변화시킬 수 있으며, 2) 공정이 용이하고 공정 단가가 낮은 물리증착법(예컨대, 스퍼터법이나 증착법)을 통하여 초박막 상태로도 결정성이 뛰어난 발광막을 얻을 수 있게 되어 고해상도를 요하는 대면적 전계방출소자에 적용할 수 있다는 이점을 갖는다.
-
公开(公告)号：KR1019990065189A
公开(公告)日：1999-08-05
申请号：KR1019980000367
申请日：1998-01-09
Applicant: 한국과학기술연구원
Abstract: 본 발명은 유리 기판들쌍의 정전 열 접합에 관한 것으로, 종래의 에폭시(epoxy) 또는 프릿(frit)등을 사용한 유리 기판들 사이의 접합시에 발생하는 가스에 의한 소자의 오염 및 진공실장의 어려움 등을 해결하기 위한 것이다.
본 발명에 의한 유리 기판들 사이의 접합방법은 정전 열 접합의 기본 기본 개념인 실리콘-유리 접합 메카니즘을 이용하여 전극이 증착된 한 쪽 유리판위에 실리콘 박막을 증착시킨 후, 두 기판을 맞닿게 하여 일정한 온도에서 직류전압을 인가함으로써 유리-유리 접합을 수행한다. 이러한 실리콘 박막을 이용한 유리-유리 접합은 200∼400℃범위의 접합온도에서 200∼400V 범위의 직류전압을 인가하여 유리 표면과 실리콘 박막표면 사이에서의 원자결합을 통하여 이루어지므로써, 접합강도나 진공실장등에 있어서 향상된 특성을 지니는 접합이 이루어질 수 있다.-
公开(公告)号：KR1019990062206A
公开(公告)日：1999-07-26
申请号：KR1019970082517
申请日：1997-12-31
Applicant: 한국과학기술연구원
IPC: H05B33/00
Abstract: 본 발명은 현행 전계방출 표시소자(FED)와 전기장 발광 표시소자(ELD)가 가지는 저휘도와 불균일도를 보완한 고효율의 표시소자에 관한 것이다.
본 발명에 의한 표시소자는 전기장 발광소자(EL소자), 광-전자변환/증배부 및 음극선관(CRT)발광체 모듈을 일체화하여 조립하되, 광-전자변환/증배부에서 발생한 전자의 가속이 용이하도록 진공봉합기술을 사용하여 광-전자변환/증배부와 발광체모듈을 봉입한다.
이러한 표시소자는 면상 방출원(plane emitter)인 Sb계(Sb-based)박막을 사용함으로써, 균일도의 증대와 대면적화가 가능해지고 번짐이 현저하게 감소한다. 또한 전기장 발광소자의 낮은 휘도를 증폭하여 높은 휘도를 얻을 수 있고, 본 발명에 이용되는 고진공 봉합기술 및 음극선관(CRT)발광체는 이미 완성된 기술이므로 표시소자의 제작이 용이하다는 장점을 가진다.-
Patent Agency Ranking
公开(公告)号：KR1019990054929A
公开(公告)日：1999-07-15
申请号：KR1019970074807
申请日：1997-12-26
Applicant: 한국과학기술연구원
Abstract: 본 발명은 고진공 장치 내에서의 유리기판 사이의 접합을 이용한 전계방출표시소자의 진공 실장(Vacuum Packaging)에 관한 것으로, 종래의 배기용 관을 사용하는 경우에 발생하는 여러 가지 문제점, 즉, 봉입시 발생하는 미세한 가스에 의해서도 패널 내부의 진공도가 크게 영향을 받게 되며, 또한 배기용 관의 일부가 전계방출표시소자에 남아 패널의 두께가 두꺼워지게 되고, 관의 길이와 구멍 크기에 의해서 가스 배기가 방해를 받는 등의 문제점을 해결하는 것을 목적으로 한다.
본 발명에 의한 전계방출표시소자 진공실장(Vacuum Packaging) 장치 및 방법은 배기를 할 수 있는 구멍이 미리 형성되어 있는 전계방출표시소자를 고진공 장치 내부에 장착하고, 고온 배기를 통해 전계방출표시소자 패널 내부의 가스분자를 모두 배기한 후, 유리 기판 조각을 전계방출표시소자의 구멍에 맞닿게 하고 일정한 온도에서 직류 전압을 인가하여 유리-유리 접합을 수행하므로써, 전계방출표시소자의 진공 실장이 이루어진다.
이로써, 전계방출표시소자의 진공실장이 용이하게 달성될 수 있고, 소자 패널 사이의 진공도가 향상되는 등 우수한 특성의 전계방출표시소자를 제공할 수 있다.-
公开(公告)号：KR100208474B1
公开(公告)日：1999-07-15
申请号：KR1019950036760
申请日：1995-10-24
Applicant: 한국과학기술연구원
IPC: H01J31/00
CPC classification number: H01J9/025
Abstract: 본 발명은 전계 방출용 마이크로-팁 제조방법에 관한 것으로, 실리콘 모울드를 형성하는 공정과; 상기 실리콘 모울드 상에 기능성막을 형성한 뒤, 상기 기능성막 상에 반도체(또는 금속)팁을 형성하는 공정과; 상기 반도체(또는 금속)팁 상에 전도성 박막을 형성하는 공정과; 상기 전도성 박막에 기판을 접합하는 공정 및; 상기 실리콘 모울드를 제거하는 공정을 포함하여 마이크로-팁 제조를 완료함으로써, 1) 기능성 막을 팁의 모양과 일치하도록 형성할 수 있게 되어 반도체 팁이 가지는 구조적인 장점들과 함께 기능성 막 재료의 장점들도 동시에 공유할 수 있을 뿐 아니라 2) 모울드의 모양을 매우 뾰족한 모양으로부터 둥그스름한 모양에 이르기까지 조절할 수 있어 기능성 막의 도포 방법에 따라 모울드의 모양을 유연성 있게 선택 사용할 수 있는 잇점을 갖는 고신뢰성의 전계 방출용 마이크로-팁을 구현할 수 있게 된다.
-
公开(公告)号：KR100197154B1
公开(公告)日：1999-06-15
申请号：KR1019950020245
申请日：1995-07-10
Applicant: 한국과학기술연구원
CPC classification number: H01J9/025 , Y10S438/978
Abstract: 본 발명은 전계방출소자(field emitter display) 제조방법에 관한 것으로, 제1반도체판을 결정 의존성 식각하여 몰드를 형성하고, 이를 이용하여 팁 어래이를 형성환 뒤 제2 반도체기판을 상기 팁 어래이에 접합하여 소자 제조를 완료하므로서, 1) 몰드(mold)용 기판과 팁 어래이의 받치대로 쓰이는 기판이 동일 재질(예컨대, 단결성 실리콘)로 형성되어 VLSI 기술과의 호환성이 있으며, 2) 아울러 비교적 평탄한 반도체 표면 상에서 사진식각공정을 비롯한 후처리 공장(예컨대, 게이트 절연막 및 게이트 전극 패터닝 공정)이 진행되므로 단차(step coverage) 등에 의한 공정상의 어려움을 제거할 수 있어, 팁 높이에 제한없이 공정을 용이하게 실시할 수 있게 되고, 또한3)양질의 열산화막을 게이트 절연막으로 활용할 수 있는 고신뢰성의 전계방출소자를 구현할 수 있게 된 다.
-
公开(公告)号：KR100165867B1
公开(公告)日：1999-04-15
申请号：KR1019950001030
申请日：1995-01-21
Applicant: 한국과학기술연구원
IPC: H05B33/14
CPC classification number: C09K11/7705 , H05B33/12 , H05B33/14 , H05B33/22 , Y02B20/181
Abstract: 본 발명은 백색발광용 전계발광소자 및 그 제조방법에 관한 것으로, 유리기판 상에 ITO 투명전극을 형성하는 공정과, RF 반응성 스퍼터링 장치를 이용한 스퍼터링법으로 상기 투명전극에 하부절연층을 형성하는 공정과, 상기 하부절연층 상에 발광층을 형성하는 공정과, 상기 발광층 상에 상기 하부절연층과 동일한 스퍼터링법으로 상부절연층을 형성하는 공정과, 상기 상부절연층 상에 발광소자 동작특성의 열화현상을 방지하는 완충층을 형성하는 공정과, 상기 완충층 상에 열증착법으로 알루미늄 전극을 증착하는 공정을 통하여 희토류 원소인 Pr을 발광중심으로 한 EL 소자를 제공함으로써 빛의 삼원색인 적, 청, 녹색파장의 발광스펙트럼을 모두 갖는 백색 형광박막이 적층되어 형성된 우수한 색순도를 갖는 백색 발광 EL 평판 표시소자를 구현하도록 한 것이다.
-
公开(公告)号：KR1019990025164A
公开(公告)日：1999-04-06
申请号：KR1019970046678
申请日：1997-09-11
Applicant: 한국과학기술연구원
IPC: H01L21/00
Abstract: 본 발명은 반도체 기판의 정전 열 접합방법에 관한 것으로, 종래 반도체 기판의 정전 열 접합방법은 높은 온도와 높은 전압이 요구되어 제조비용이 증가할 뿐만 아니라 접합 강도가 낮고, 기판에 코닝 #7740유리를 스퍼터를 사용하여 증착함으로써, 기판에 손상을 줄 뿐만 아니라 공정시간도 지연되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 기판을 세척하는 제 1세척단계와; 세척된 반도체 기판에 실리콘 산화물과 금속 산화물을 혼합한 혼합물을 증착하는 증착단계와; 상기 혼합물이 증착된 반도체 기판을 세척하는 제 2세척단계와; 상기 혼합물이 증착된 반도체 기판과 일반 반도체 기판에 열과 전압을 인가하여 접합시키는 접합단계로 이루어져 전자선 증착법으로 금속 산화물과 실리콘 산화물의 혼합물을 반도체 기판 위에 증착하여 두 반도체 기판의 접합시 중간층으로 이용함으로써, 공정시간을 단축하고, 낮은 온도 및 전압에서 공정하여 제조비용을 절감하며, 소자의 응용시 적당한 강한 접합강도를 얻을 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.023 seconds)
