中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

153 records (took 0.02 seconds)

    고온용 고성능 압저항형 반도체 압력센서의 제조방법
    42.
    发明公开
    고온용 고성능 압저항형 반도체 압력센서의 제조방법 失效
    用于制造用于高温的高性能压阻式半导体压力传感器的方法

    公开(公告)号：KR1019940016713A

    公开(公告)日：1994-07-23

    申请号：KR1019920026629

    申请日：1992-12-30

    Applicant: 한국전자통신연구원

    Inventor： 정귀상 ,  안근영 ,  강진영 ,  강상원

    IPC: H01L41/27

    Abstract: 본 발명은 n
    _ 실리콘기판(1)상에 열산화막(8)이 형성된 제 1 기판과 p
    ++ 실리콘기판(10)상에 p
    _ 에피층(7)이 형성된 제 2 기판을 상호접합하되 상기 p
    _ 에피층(7)과 상기 열산화막(8)이 접합되게 하는 단계와, 상기 p
    ++ 실리콘기판(10)을 식각하여 형성된 제 2 기판과 실리콘(1a) 상부표면에 압저항(2)과 유전체분리용산화막(9)이 형성된 제 4 기판을 상호접합시키되 상기 p
    _ 에피층(7)과 상기 유전체분리용산화막(9)이 접합되게 하는 단계와, 제 1 규소막(13)을 마스크로서 사용하여 상기 실리콘기판(1a)을 식각하는 단계와, 상기 압저항(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(13a)을 순차로 형성하고 상기 규소막(13,13a)의 다이어프램패턴을 형성하는 단계와, 습식이방성식각에 의해 기 n
    _ 실리콘기판(1)을 식각하여 박막실리콘다이어프램(3)을 형성하는 단계를 포함하는 것이다.

    반도체 기억 장치의 제조방법
    43.
    发明授权
    반도체 기억 장치의 제조방법 失效
    制造半导体存储器件的方法

    公开(公告)号：KR1019940004596B1

    公开(公告)日：1994-05-25

    申请号：KR1019900021820

    申请日：1990-12-26

    Applicant: 한국전자통신연구원

    Inventor： 강상원 ,  조남인 ,  조덕호

    IPC: H01L27/108

    Abstract: forming an oxide 11 on a substrate on which a transistor source is formed, and selectively etching the oxide, and then forming a polysilicon layer 12, a nitride layer 13, a polysilicon layer 14, a nitride layer 15 and a low temperature oxide on the overall surface of the substrate; etching the low temperature oxide 16 and the nitride layer 15 to form a storage node pattern, and etching the polysilicon layer 14 to form a pillar-shaped polysilicon layer pattern 14 and then removing the oxide pattern; forming an oxide 17 on the side of the pattern 14; removing the layer 15, an exposed portion of the nitride layer 13 and the layer 12, and then etching the pattern 14 and the exposed portion of the layer 13; forming a polysilicon layer 18 on the surfece of the substrate, and dry etching the layer 18 to be left only on the side of the oxide 17; wet etching the oxide 17 and the nitride 13 to form a storage node, and forming an insulating layer on the storage node, and then forming a plate electrode on the insulating layer, thereby increasing the capacitance of the semiconductor memory.

    Abstract translation: 在其上形成晶体管源的衬底上形成氧化物11，并选择性地蚀刻氧化物，然后在其上形成多晶硅层12，氮化物层13，多晶硅层14，氮化物层15和低温氧化物 基片整体表面; 蚀刻低温氧化物16和氮化物层15以形成存储节点图案，并蚀刻多晶硅层14以形成柱状多晶硅层图案14，然后除去氧化物图案; 在图案14的侧面上形成氧化物17; 去除层15，氮化物层13和层12的暴露部分，然后蚀刻图案14和层13的暴露部分; 在衬底上形成多晶硅层18，并且将层18干燥蚀刻以仅留在氧化物17的侧面上; 湿蚀刻氧化物17和氮化物13以形成存储节点，并在存储节点上形成绝缘层，然后在绝缘层上形成平板电极，从而增加半导体存储器的电容。

    동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
    47.
    发明公开
    동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 失效
    制造均匀和异质结双极晶体管器件的方法

    公开(公告)号：KR1019930015048A

    公开(公告)日：1993-07-23

    申请号：KR1019910024260

    申请日：1991-12-24

    Applicant: 한국전자통신연구원 ,  주식회사 케이티

    Inventor： 염병렬 ,  강상원 ,  이경수

    IPC: H01L29/68

    Abstract: 본 발명은 컴퓨터와 통신기기등 차세대 고속정보처리 시스템에 사용가능한 고속 쌍극자(Bipola) 트랜지스터(Transistor)의 제조방법에 관한 것이다.
    그 제조방법은 규소기판(40)상에 컬렉터용 규소박막층(41) (42)을 성장한 다음 이온주입하여 컬렉터의 금속접촉용 연결부분(4)을 형성하고, 이에 트렌치(44)를 형성하는 공정과, 상기 규소 박막층(42)상에 절연막(45), 다결정규소(46), 절연막(47)을 순차도포하는 공정과, 상기 규소박막층(42)상에 도포된 막을 식각하여 소자의 활성영역을 정의하는 공정과, 이어 다결정 규소막(48)을 식각하는 공정과, 분자선 결정박막 성장법을 이용하여 베이스(50)를 성장한 다음 마스크를 사용하여 베이스 전극용 다결정규스층(45)과 베이스층(46)을 정의하고, 이어 절연막을 도포 및 식각하여 에미터를 정의하는 공정과, 상기 절연막을 제거한 다음 다결정 규소막(53)을 증착하고 아울러 마스크로 에미터 다결정규소와, 컬렉터 다결정규소(54)를 정의하는 공정과, 최종, 마스크를 사 하여 상기 절연막(55)을 식각하여 식각된 부분에 금속(56)을 증착하는 공정을 포함한다.

Patent Agency Ranking