-
公开(公告)号：KR1020130087777A
公开(公告)日：2013-08-07
申请号：KR1020120008906
申请日：2012-01-30
Applicant: 한국전자통신연구원
CPC classification number: H02J50/00 , H02J5/005 , H02J7/0063 , H02J7/025
Abstract: PURPOSE: An energy storage system which is equipped with a wired and wireless energy transmission function is provided to store and distribute various energies by providing a system for smart grid. CONSTITUTION: An energy input unit (110) inputs energy. An energy wireless transceiver (130) wirelessly transmits and receives the energy. An energy storage/control unit (140) stores the energy. An energy output unit (160) consumes the stored energy. An energy output control unit (150) distributes the stored energy to the energy output unit. [Reference numerals] (110) Energy input unit; (120) Energy input control unit; (130) Energy wireless transmission/receiving unit; (140) Energy storage/control unit; (150) Energy output control unit; (160) Energy output unit
Abstract translation: 目的：提供一种配备有线和无线能量传输功能的能量存储系统，通过提供智能电网系统来存储和分配各种能量。 构成：能量输入单元（110）输入能量。 能量无线收发器（130）无线地传输和接收能量。 能量储存/控制单元（140）存储能量。 能量输出单元（160）消耗存储的能量。 能量输出控制单元（150）将存储的能量分配到能量输出单元。 （附图标记）（110）能量输入单元; （120）能量输入控制单元; （130）能量无线发射/接收单元; （140）储能/控制单元; （150）能量输出控制单元; （160）能量输出单元
-
公开(公告)号：KR1020120064184A
公开(公告)日：2012-06-19
申请号：KR1020100125290
申请日：2010-12-09
Applicant: 한국전자통신연구원
IPC: G06F9/06
Abstract: PURPOSE: An adaptable multimedia processor using a main processor, a memory, and a bit stream analyzer is provided to play various types of multimedia input data using different compression formats in real time using one machine. CONSTITUTION: An adaptable multimedia processor comprises the following: a bit stream analyzer(308) analyzing bit stream information of multimedia data; and a bit stream learning unit(309) converting the multimedia data having a data format impossible to play on a machine into a data format possible to play on the machine by performing the learning algorithm based on the analysis of the bit stream analyzer.
Abstract translation: 目的：提供使用主处理器，存储器和位流分析器的适应性多媒体处理器，使用一台机器实时使用不同的压缩格式播放各种类型的多媒体输入数据。 构成：适应性强的多媒体处理器包括：分析多媒体数据的比特流信息的比特流分析器（308） 以及比特流学习单元（309），通过基于比特流分析器的分析，通过执行学习算法，将具有不可能在机器上播放的数据格式的多媒体数据转换成可以在机器上播放的数据格式。
-
公开(公告)号：KR1020100072699A
公开(公告)日：2010-07-01
申请号：KR1020080131186
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G06F13/122
Abstract: PURPOSE: A multi channel data transfer device is provided to minimize repetitiveness of register setting according to a multi channel transfer, thereby reducing a control load by a processor. CONSTITUTION: A plurality of channel controllers(327_1~327_n) are respectively connected to a plurality of peripheral devices(331~33n). A plurality of control registers(326_1~326_n) stores setting data for controlling operation of each channel control device. A common register control unit(324) transfers a common setting data to whole or a part of the plurality of control register. The common setting data is commonly applied to whole or a part of the plurality of channel control device.
Abstract translation: 目的：提供多通道数据传输装置，以根据多通道传输最小化寄存器设置的重复性，从而减少处理器的控制负载。 构成：多个通道控制器（327_1〜327_n）分别连接到多个外围设备（331〜33n）。 多个控制寄存器（326_1〜326_n）存储用于控制各通道控制装置的动作的设定数据。 公共寄存器控制单元（324）将公共设置数据传送到多个控制寄存器的全部或一部分。 通常的设定数据通常应用于多个通道控制装置的全部或一部分。
-
公开(公告)号：KR1020100070821A
公开(公告)日：2010-06-28
申请号：KR1020080129544
申请日：2008-12-18
Applicant: 한국전자통신연구원
CPC classification number: G06F9/268 , G06F9/30029
Abstract: PURPOSE: An interrupt processing system is provided to improve the system efficiency by generating an interrupt signal only in a certain circumference. CONSTITUTION: Interrupt sources(241-24n) generate an interrupt signal. When the interrupt signal is activated, complex interrupt generators(231-23m) generate active complex interrupt signal. A logic operation unit generates the complex interrupt signal by performing an AND or OR operation according to a mode selection signal. Interrupt signal receivers detect the logic state of interrupt signals in consideration of a first control signal, and transfers the logic state to the operation unit selectively in consideration of the second control signal.
Abstract translation: 目的：提供中断处理系统，通过仅在一定周长内产生中断信号来提高系统效率。 构成：中断源（241-24n）产生一个中断信号。 当中断信号被激活时，复杂的中断发生器（231-23m）产生有效的复合中断信号。 逻辑运算单元通过根据模式选择信号执行“与”或“或”运算来生成复合中断信号。 考虑到第一控制信号，中断信号接收器检测中断信号的逻辑状态，并考虑到第二控制信号选择性地将逻辑状态传送到操作单元。
-
公开(公告)号：KR100951847B1
公开(公告)日：2010-04-12
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가변 블록 움직임 추정을 위한 SAD 계산 방법 및 장치에 관한 것으로 한번에 복수개의 현재 프레임 매크로 블록에 대한 SAD를 구할 수 있는 방법 및 장치에 관한 것이다.
본 발명은 적어도 하나의 PE가 행렬 형태로 배열되고 상기 행렬은 연속된 복수의 현재 프레임 매크로 블록에 포함되는 적어도 하나의 픽셀의 SAD 값을 동시에 계산하는 PE 배열부, 현재 프레임 매크로 블록 데이터, 참조 프레임 매크로 블록 데이터 및 참조 프레임 검색 영역 데이터를 포함하고 상기 PE 배열부에 포함되는 각 PE로 상기 데이터들을 전송하는 로컬 메모리 및 상기 로컬 메모리에 포함된 상기 데이터들을 상기 PE 배열부에 포함되는 각 PE가 연산하는 적어도 하나의 픽셀에 상응하여 전송하도록 명령하는 제어부를 포함한다.
H.264, PE, SAD-
Patent Agency Ranking
公开(公告)号：KR100921509B1
公开(公告)日：2009-10-13
申请号：KR1020070054320
申请日：2007-06-04
Applicant: 한국전자통신연구원
IPC: H03K19/094
Abstract: 본 발명은 MTCMOS(Multi-Threshold CMOS) 기술을 이용한 저전력 클럭 게이팅 회로에 관한 것이다. 본 발명에서의 저전력 클럭 게이팅 회로는 입력단의 래치(latch)회로와 출력단의 앤드(AND) 게이트 회로로 구성되며, 슬립모드에서는 클럭 게이팅 회로내에서의 누설전류에 의한 전력소모를 감소시키며, 액티브모드에서는 클럭 인에이블 신호에 의해 대상로직회로에 대해 사용하지 않는 장치의 클럭을 차단시켜, 결과적으로 전체 전력소모를 감소시키는 것을 특징으로 한다. 본 발명에 따른 MTCMOS 기술을 이용한 저전력 클럭 게이팅 회로는 낮은 문턱전압 및 높은 문턱전압 소자를 각각 사용함으로서 종래의 단일 문턱전압을 사용한 클럭 게이팅 회로 보다 고속, 저전력용의 회로를 구현할 수 있다.
MTCMOS, 래치회로, 문턱전압, 앤드 게이트-
公开(公告)号：KR1020080102947A
公开(公告)日：2008-11-26
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
CPC classification number: H04N19/43 , H04N19/176 , H04N19/57
Abstract: An SAD calculation method and apparatus for estimating variable block movement are provided to detect a moving vector with regard to a size of a variable block and process operations of SAD effectively and rapidly in parallel. A PE array unit(401) simultaneously calculates an SAD value of at least one pixel. At least one PE(Processing Element) is arranged in at least one pixel in a matrix form. And a matrix in at least one pixel is included in continuous current frame macro blocks. A local memory, current frame macro block data, reference frame macro block data and reference frame search area data are included. The local memory transmits data to each PE included in a PE array unit.
Abstract translation: 提供了一种用于估计可变块移动的SAD计算方法和装置，用于相对于可变块的大小和SAD的处理操作并行地有效且快速地检测移动向量。 PE阵列单元（401）同时计算至少一个像素的SAD值。 至少一个PE（处理元件）以矩阵形式布置在至少一个像素中。 并且至少一个像素中的矩阵包括在连续的当前帧宏块中。 包括本地存储器，当前帧宏块数据，参考帧宏块数据和参考帧搜索区域数据。 本地存储器向包括在PE阵列单元中的每个PE发送数据。
-
公开(公告)号：KR100834412B1
公开(公告)日：2008-06-04
申请号：KR1020070050015
申请日：2007-05-23
Applicant: 한국전자통신연구원
CPC classification number: G06F15/8007
Abstract: A parallel processor for processing a mobile multimedia operation efficiently is provided to reduce a hardware cost and power consumption while providing a flexible structure for easily developing a parallel algorithm related to the multimedia operation, connect with a memory directly, include additional support for a floating point operation, and realize an operation feature of a partitioned SIMD(Single Instruction Multiple Data) and condition execution. A processor array(120) comprises a plurality of PEs(Processing Element). A local memory(110) is directly connected to the processor array. A floating point accumulator array(130) comprises a plurality of accumulators for accelerating floating point addition by connecting to the processor array. A control unit(140) broadcasts an instruction to all PEs of the processor array by reading the instruction from an external memory, and applies an address to the local memory when the PE communicates with the local memory. The PE includes an I/O(Input/Output) port exchanging data with the neighboring PEs, a function unit performing arithmetic/logical operations, a register file storing an operator inputted to the function unit and storing an operation result of the function unit, and an instruction decoder controlling each component by interpreting the instruction received from the control unit.
Abstract translation: 提供了一种用于有效处理移动多媒体操作的并行处理器，以降低硬件成本和功耗，同时提供一种灵活的结构，便于开发与多媒体操作相关的并行算法，直接与存储器连接，包括对浮点的附加支持 操作，实现分区SIMD（单指令多数据）和条件执行的操作特性。 处理器阵列（120）包括多个PE（处理元件）。 本地存储器（110）直接连接到处理器阵列。 浮点累加器阵列（130）包括用于通过连接到处理器阵列来加速浮点加法的多个累加器。 控制单元（140）通过读取来自外部存储器的指令向处理器阵列的所有PE广播指令，并且当PE与本地存储器通信时，向本地存储器应用地址。 PE包括与相邻PE交换数据的I / O（输入/输出）端口，执行算术/逻辑操作的功能单元，存储输入到功能单元的操作者的存储器文件，并存储功能单元的操作结果， 以及通过解释从控制单元接收的指令来控制每个组件的指令解码器。
-
公开(公告)号：KR100596508B1
公开(公告)日：2006-07-05
申请号：KR1020030097071
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L27/092 , H01L21/8228
Abstract: 본 발명은 실리콘 기판과, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET 및 FinFET의 Fin채널 제조방법에 관한 것으로서, 상기 Fin 채널은, 상기 실리콘 기판상에 형성되는 버퍼층인 경사 SiGe층상에 형성되며, 상기 경사 SiGe층 상부에 에피택셜 성장되며 적어도 일영역에 패터닝된 Fin이 구비된 이완된 SiGe층, 및 상기 이완된 SiGe층상에 적어도 상기 Fin상에 형성되는 스트레인드 실리콘층을 포함하여 구성되거나, 상기 실리콘 기판의 적어도 일영역에 패터닝된 실리콘 Fin, 상기 실리콘 Fin 상에 에피택셜 성장된 스트레인드 SiGe층, 및 상기 스트레인드 SiGe층 상에 에피택셜 실리콘층을 포함하여 구성되도록 한다. 이러한 구성을 통해서, 종래의 실리콘 FinFET 보다 소자의 성능을 크게 향상시킬 수 있다.
나노, Fin, MOSFET, FinFET, 스트레인드 Si, 스트레인드 SiGe, 게이트 절연막-
公开(公告)号：KR1020060058580A
公开(公告)日：2006-05-30
申请号：KR1020040097666
申请日：2004-11-25
Applicant: 한국전자통신연구원
IPC: G09G3/30
CPC classification number: G09G3/3266 , G09G3/325 , G09G3/3258 , G09G2300/0842
Abstract: 본 발명은 능동 구동 전압/전류형 유기 EL 화소 회로를 개시한다. 특히 한 개의 화소 회로를 사용하여 전압 프로그래밍 방식과 전류 프로그래밍 방식으로 유기 EL을 구동할 수 있는 능동 구동 전압/전류형 유기 EL 화소 회로 및 이러한 화소 회로를 채용한 유기 EL 표시 장치를 제공한다. 본 발명은 프로그램에 의하여 전압형과 전류형에 모두 사용할 수 있어서 화소 회로 및 구동 회로의 유연성이 뛰어나고, 응용도가 뛰어나다.
유기 EL, 화소 회로, 능동 구동, 전압/전류형, 프로그램
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.029 seconds)
