-
公开(公告)号：KR100670782B1
公开(公告)日：2007-01-17
申请号：KR1020040090920
申请日：2004-11-09
Applicant: 한국전자통신연구원
IPC: H01L21/3065 , H01L27/115
Abstract: 상변화 메모리 소자의 제조방법을 제공한다. 본 발명은 반도체 기판 상부에 상변화 재료로 이용되는 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 본 발명은 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비가 10% 내지 80%인 식각 가스나, 아르곤과 불화 메탄의 혼합 가스에 대한 불화 메탄 가스의 비(CHF
3 /Ar+CHF
3 )가 10% 내지 60%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 건식 식각하여 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다.-
公开(公告)号：KR100668407B1
公开(公告)日：2007-01-16
申请号：KR1020040082491
申请日：2004-10-15
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터를 개시한다. 본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 폴리비닐 피롤리돈과 광반응성 물질을 포함하며, 유기박막 트랜지스터는 상기 조성물로부터 형성된 광반응성 유기고분자 게이트 절연막을 구비한다.
본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 유기 고분자에 미세패턴이 가능한 광 특성을 부여하면서, 전기적 특성이 향상된 막을 형성시킬 수 있다.
폴리비닐 피롤리돈, 게이트 절연막, 리소그라피, 유기박막 트랜지스터-
公开(公告)号：KR100639999B1
公开(公告)日：2006-11-01
申请号：KR1020050078388
申请日：2005-08-25
Applicant: 한국전자통신연구원
IPC: H01L27/115 , H01L21/8247
-
公开(公告)号：KR100606655B1
公开(公告)日：2006-08-01
申请号：KR1020040075938
申请日：2004-09-22
Applicant: 한국전자통신연구원
IPC: H01B3/44
CPC classification number: H01L51/0516 , H01L51/0545
Abstract: 본 발명은 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터를 개시한다. 본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 폴리비닐 페놀과 광반응성 물질을 포함하며, 유기박막 트랜지스터는 상기 조성물로부터 형성된 광반응성 유기고분자 게이트 절연막을 구비한다.
본 발명에 따른 광반응성 유기고분자 게이트 절연막 조성물은 유기 고분자에 광 패터닝 특성을 부여하면서, 전기적 특성이 향상된 막을 형성시킬 수 있다.
폴리비닐 페놀, 리소그라피, 유기박막 트랜지스터-
公开(公告)号：KR100593300B1
公开(公告)日：2006-06-26
申请号：KR1020040091257
申请日：2004-11-10
Applicant: 한국전자통신연구원
IPC: C08J5/22 , H01L29/786
CPC classification number: H01L51/052 , H01L51/0052
Abstract: 본 발명은 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터를 개시한다. 본 발명에 따른 열경화성 유기고분자 게이트 절연막 조성물은 유기고분자 게이트 절연막 소재로써 폴리비닐 페놀에 열경화성 물질을 포함시켜 내화학성과 절연특성을 향상시킨 것이고, 유기박막 트랜지스터는 상기 조성물로부터 형성된 유기고분자 게이트 절연막을 구비한다.
본 발명에 따른 유기고분자 게이트 절연막 조성물은 유기 고분자에 열경화성을 부여하여 내화학성과 절연특성을 향상시키면서, 소자 특성이 향상된 막을 형성시킬 수 있다.
폴리비닐 페놀, 게이트 절연막, 열경화성, 유기박막 트랜지스터-
Patent Agency Ranking
公开(公告)号：KR1020060042314A
公开(公告)日：2006-05-12
申请号：KR1020040090920
申请日：2004-11-09
Applicant: 한국전자통신연구원
IPC: H01L21/3065 , H01L27/115
CPC classification number: H01L45/06 , H01L45/1233 , H01L45/144
Abstract: 상변화 메모리 소자의 제조방법을 제공한다. 본 발명은 반도체 기판 상부에 상변화 재료로 이용되는 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 본 발명은 식각 가스로 아르곤과 염소의 혼합가스 또는 아르곤과 불화메탄의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 건식 식각하여 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다. 이에 따라, 본 발명은 상술한 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 용이하게 건식 식각할 수 있고, 실리콘 산화막이나 티타늄 질화막과도 높은 식각 선택비를 얻을 수 있다.
-
公开(公告)号：KR1020040088837A
公开(公告)日：2004-10-20
申请号：KR1020030023213
申请日：2003-04-12
Applicant: 한국전자통신연구원
IPC: H01L27/10
CPC classification number: H01L45/06 , H01L45/1226 , H01L45/126 , H01L45/144 , H01L45/1683 , H01L45/1691
Abstract: PURPOSE: A phase change memory element and a method for manufacturing the same are provided to accomplish low power operation and to improve uniformity by controlling the volume of a phase change region according to the thickness of the first electrode. CONSTITUTION: Electrode patterns(20,30) are formed on the first insulating layer(10). The second insulating layer(50) is formed on the electrode patterns. A contact hole is formed to isolate the first electrode(41) for using the electrode pattern as a heating layer and the second electrode(42) through the second insulating layer and the electrode pattern. A memory layer(65) made of phase change material is formed to contact the sides of the first and second electrode in the contact hole.
Abstract translation: 目的：提供相变存储元件及其制造方法，以通过根据第一电极的厚度控制相变区域的体积来实现低功率操作和改善均匀性。 构成：在第一绝缘层（10）上形成电极图案（20,30）。 第二绝缘层（50）形成在电极图案上。 形成接触孔，以将第一电极（41）用作电极图案作为加热层，而第二电极（42）穿过第二绝缘层和电极图案。 形成由相变材料制成的记忆层（65），以与接触孔中的第一和第二电极的侧面接触。
-
-
公开(公告)号：KR101775563B1
公开(公告)日：2017-09-07
申请号：KR1020110085561
申请日：2011-08-26
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: H03K19/094 , H03K19/20
Abstract: 본발명은인버터, NAND 게이트및 NOR 게이트에관한것으로서, 게이트에인가되는전압에따라제1 전원전압을출력단자로출력하는제2 박막트랜지스터로이루어지는풀업부; 게이트에인가되는입력신호에따라그라운드전압을출력단자로출력하는제5 박막트랜지스터로이루어지는풀다운부; 및상기입력신호에따라제2 전원전압또는상기그라운드전압을상기제2 박막트랜지스터의게이트에인가하는풀업구동부를포함한다.
-
公开(公告)号：KR101596285B1
公开(公告)日：2016-02-23
申请号：KR1020090096883
申请日：2009-10-12
Applicant: 한국전자통신연구원 , 연세대학교 산학협력단
IPC: H01L29/786 , H01L21/8247
Abstract: 본발명은반도체박막을이용한플래시메모리트랜지스터에관한것으로, 본발명의일 실시예에따른비휘발성플래시메모리박막트랜지스터는, 기판상에서로이격되어형성된소스전극및 드레인전극; 상기기판상에형성되며, 상기소스전극및 상기드레인전극의일부를덮는반도체채널층; 상기기판상에형성되며, 상기소스전극및 상기드레인전극의노출부분과상기반도체채널층을덮는유전층; 상기유전층상에형성된추가반도체층; 및상기추가반도체층상에형성된게이트전극을포함한다. 상기한바와같은본 발명은, 메모리소자에추가적인전하주입막을증착함으로써지우기동작의효율을개선할수 있는이점이있다.
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.047 seconds)
