-
公开(公告)号：KR1020150057673A
公开(公告)日：2015-05-28
申请号：KR1020130141336
申请日：2013-11-20
Applicant: 한국전자통신연구원
IPC: H01P5/08
CPC classification number: H01P5/185
Abstract: 본발명의실시예는높은격리특성을가지는방향성결합기의구조에관한것이다. 제1 주선로및 제1 부선로를포함하는제1 방향성결합기; 및제2 주선로및 제2 부선로를포함하는제2 방향성결합기를포함하고, 상기제1 방향성결합기및 상기제2 방향성결합기는직렬로연결되는방향성결합기가제공될수 있다.
Abstract translation: 本发明的实施例涉及具有高隔离性能的定向耦合器。 提供了定向耦合器，其包括包括第一主线和第一子线的第一定向耦合器和包括第二主线和第二子线的第二定向耦合器。 第一定向耦合器和第二定向耦合器串联连接。
-
公开(公告)号：KR1020140085678A
公开(公告)日：2014-07-08
申请号：KR1020120154072
申请日：2012-12-27
Applicant: 한국전자통신연구원
CPC classification number: G01S7/032 , G01S2007/027
Abstract: A radar transceiver module includes an RF circuit unit including an RF substrate and RF components; and a DC power circuit unit including a PCB substrate and DC power circuit components. The RF circuit unit and the DC power circuit unit are arranged to make the rear surfaces of the RF circuit unit and the DC power circuit to face each other and assembled to have partitioned spaces by using at least one blocking wall.
Abstract translation: 雷达收发器模块包括包括RF基板和RF部件的RF电路单元; 以及包括PCB基板和直流电力电路部件的直流电力电路单元。 RF电路单元和DC电力电路单元被布置成使得RF电路单元和DC电力电路的后表面彼此面对并且通过使用至少一个阻挡壁来组装以具有分隔空间。
-
公开(公告)号：KR1020130119089A
公开(公告)日：2013-10-31
申请号：KR1020120041977
申请日：2012-04-23
Applicant: 한국전자통신연구원
CPC classification number: H03F1/3241 , H03F1/0288 , H03F1/3276
Abstract: PURPOSE: A Doherty amplification apparatus and method are provided to improve the linearity efficiency of an input signal by inserting an analog predistortion linearization unit into the Doherty amplification apparatus. CONSTITUTION: A Doherty amplification apparatus comprises a distributer (210), a linearizing unit (220), a main amplifier (230), a sub amplifier (240), and an impedance converter (250). The linearizing unit linearizes an applied input signal through analog predistortion. The main amplifier amplifies the linearized signal. The sub amplifier amplifies the linearized signal. The distributer distributes the applied input signal. The impedance converter compensates phase difference between the main and sub amplifiers.
Abstract translation: 目的：提供Doherty放大装置和方法，通过将模拟预失真线性化单元插入到Doherty放大装置中来提高输入信号的线性效率。 构成：Doherty放大装置包括分配器（210），线性化单元（220），主放大器（230），子放大器（240）和阻抗转换器（250）。 线性化单元通过模拟预失真线性化所施加的输入信号。 主放大器放大线性化信号。 子放大器放大线性化信号。 分配器分配所应用的输入信号。 阻抗转换器补偿主放大器与副放大器之间的相位差。
-
公开(公告)号：KR101094359B1
公开(公告)日：2011-12-15
申请号：KR1020080118553
申请日：2008-11-27
Applicant: 한국전자통신연구원
Abstract: 본 발명의 고주파 증폭기는, 공핍형 전계효과 트랜지스터를 통해 고주파 신호를 증폭하는 증폭회로, 입력된 고주파 신호를 상기 공핍형 전계효과 트랜지스터에 정합시키는 입력 정합회로, 상기 증폭된 신호를 정합하여 출력하는 출력 정합회로, 그리고 상기 공핍형 전계효과 트랜지스터의 소오스로 양의 전압을 인가하여 상기 공핍형 전계효과 트랜지스터의 게이트-소오스간 전압이 음의 값을 가지도록 바이어싱하는 바이어스 회로를 포함한다.
증폭기, 공핍형 FET, 바이어스-
公开(公告)号：KR1020110017639A
公开(公告)日：2011-02-22
申请号：KR1020090075209
申请日：2009-08-14
Applicant: 한국전자통신연구원
CPC classification number: H03F3/24 , H03F1/565 , H03F3/195 , H03F2200/222
Abstract: PURPOSE: A power amplifier including a depletion-mode high-electron mobility transistor is provided to prevent input reflection loss in a various operational frequency band by including the depletion-mode high-electron mobility transistor. CONSTITUTION: A depletion-mode high-electron mobility transistor(110) amplifies a signal, inputted to a gate terminal, and outputs the amplified signal to a drain terminal. An input matching circuit(120) direct currently grounds the gate terminal. A direct-current bias circuit(130) is connected between the drain terminal and the ground. The source terminal of the depletion-mode high-electron mobility transistor is grounded. The input matching circuit includes a shunt inductor which is connected between the gate terminal and the ground. The inductance of the shunt inductor is changed according to the operational frequency of the depletion-mode high-frequency mobility transistor.
Abstract translation: 目的：提供包括耗尽型高电子迁移率晶体管的功率放大器，以通过包括耗尽型高电子迁移率晶体管来防止在各种工作频带中的输入反射损耗。 构成：耗尽型高电子迁移率晶体管（110）放大输入到栅极端子的信号，并将放大的信号输出到漏极端子。 直接指令的输入匹配电路（120）接地门极。 直流偏置电路（130）连接在漏极端子和地之间。 耗尽型高电子迁移率晶体管的源极端子接地。 输入匹配电路包括连接在栅极端子和地之间的并联电感器。 并联电感器的电感根据耗尽型高频迁移率晶体管的工作频率而改变。
-
Patent Agency Ranking
公开(公告)号：KR100849926B1
公开(公告)日：2008-08-04
申请号：KR1020070021795
申请日：2007-03-06
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 티형 게이트 전극을 갖는 부정형 고 전자 이동도 트랜지스터 제조 방법에 관한 것으로서, 에피 성장층이 성장된 기판 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극이 형성된 상기 기판 전면에 보호막을 형성하는 단계; 상기 보호막 상에 제1 감광막을 형성한 후, 마스크 패턴을 이용하여 상기 기판의 상부가 노출되도록 상기 제1 감광막과 상기 보호막을 패터닝하는 단계; 상기 보호막 상에 남아있는 상기 제1 감광막을 제거한 후, 상기 기판 전면에 상기 보호막 패턴 폭보다 적은 미세 패턴을 갖는 제2 감광막을 형성하는 단계; 상기 미세 패턴을 이용하여 상기 남겨진 보호막을 식각한 후, 상기 제2 감광막을 제거하는 단계; 상기 기판 전면에 다층 구조의 제3 감광막을 형성한 후, 티자 형태의 게이트 전극이 형성되도록 상기 제3 감광막을 패터닝하는 단계; 상기 미세 패턴으로 식각된 상기 보호막을 통해 상기 기판의 상부를 식각하여 상기 기판 상면에 리세스를 형성하는 단계; 및 상기 리세스가 형성된 상기 기판 전면에 게이트 전극용 금속을 증착한 후, 상기 제3 감광막 및 상기 게이트 전극용 금속을 제거하여 상기 리세스를 통해 상기 기판과 연결되는 티자형 게이트 전극을 형성하는 단계를 포함한다. 이에 따라, 게이트 전극의 안정성을 향상시키고 소자의 활성영역을 보호하며, 티형 게이트의 다리 영역에만 보호막이 남게 하여 기생 캐패시턴스를 감소시킬 수 있다. 또한, 게이트 리세스 식각시 건식 식각 방법을 이용함으로써, 게이트 미세 선폭을 유지하고, 소스 저항을 감소시키고, 게이트-소스 및 게이트-드레인 캐패시턴스를 감소시켜 고주파 특성을 향상시킬 수 있다.
부정형 고 전자 이동도 트랜지스터, 티형 게이트, 리세스 식각, 실리콘 질화막, 반응성 이온 식각, 유도 결합 플라즈마-
公开(公告)号：KR1020070061074A
公开(公告)日：2007-06-13
申请号：KR1020060041854
申请日：2006-05-10
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L27/088
CPC classification number: H03F3/193 , H03F1/3205 , H03F2200/186 , H03F2200/543
Abstract: A power device having a connective structure for compensating a reactance element is provided to improve attenuation of gain and output power due to degradation of a transistor. A plurality of transmission lines have parallel-trapezoidal structure and include input transmission lines(101-108) and output transmission lines(121-128) facing edges in a diagonal direction. A plurality of transistors(110,113,116,119) are connected in parallel to each other by the transmission lines. A plurality of via holes(109,111,112,114,115,117,118,120) are formed at both sides of the transistors to radiate the heat of the transistors to the outside.
Abstract translation: 提供具有用于补偿电抗元件的连接结构的功率器件，以改善由于晶体管的劣化引起的增益和输出功率的衰减。 多个传输线具有平行梯形结构，并且包括在对角线方向上面向边缘的输入传输线（101-108）和输出传输线（121-128）。 多个晶体管（110,113,116,119）通过传输线彼此并联连接。 在晶体管的两侧形成多个通孔（109,111,112,114,115,117,118,120），以将晶体管的热量散发到外部。
-
公开(公告)号：KR1020070059882A
公开(公告)日：2007-06-12
申请号：KR1020060060388
申请日：2006-06-30
Applicant: 한국전자통신연구원
IPC: H03B5/18
CPC classification number: H03B5/1847 , H01P7/08
Abstract: An oscillator using a TFMS(Thin Film Micro Strip Line) is provided to improve a phase noise characteristic by increasing a line impedance of a connection unit between a resonator and an oscillator through a TFMS line. An oscillator using a TFMS includes a resonating unit resonating with one frequency band among variable frequencies. An oscillating unit oscillates an oscillating frequency by using the resonating frequency. A connecting unit connects the resonating unit and the oscillating unit through a TFMS line(240). The connecting unit includes a substrate(210), a ground(220) formed on the substrate(210), a dielectric layer(230) of dielectric material formed on the ground(220), and the TFMS line(240) formed on the dielectric layer(230).
Abstract translation: 提供了使用TFMS（薄膜微带线）的振荡器，以通过通过TFMS线增加谐振器和振荡器之间的连接单元的线路阻抗来改善相位噪声特性。 使用TFMS的振荡器包括与可变频率中的一个频带谐振的谐振单元。 振荡单元通过使用谐振频率振荡振荡频率。 连接单元通过TFMS线（240）连接谐振单元和振荡单元。 连接单元包括衬底（210），形成在衬底（210）上的接地（220），形成在接地（220）上的电介质材料的电介质层（230）和形成在基底上的TFMS线（240） 电介质层（230）。
-
公开(公告)号：KR100647459B1
公开(公告)日：2006-11-23
申请号：KR1020050114565
申请日：2005-11-29
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: A method for fabricating a T-type or gamma-type gate electrode is provided to form a step-type hole on an insulation layer easily and stably wherein the upper part of the hole has a width greater than that of the lower part of the hole, by using a photoresist layer having different sensitivity. A first insulation layer(140) is deposited on a semiconductor substrate(100). At least two photoresist layers having different sensitivity are coated on the first insulation layer and are patterned to have openings with different sizes. The first insulation layer is etched by using the photoresist layers as an etch mask to form a step-type hole(175) in which a part of the hole adjacent to the substrate is narrower than the upper part of the hole. After a photoresist layer is formed on the first insulation layer, an opening is formed in a manner that the photoresist layer has a T-type or gamma-type gate head pattern. A gate recess process is performed on the gate pattern. Gate metal(195) is deposited on the gate pattern, and the photoresist layers are removed. The thickness of the first insulation layer is adjusted to control the height of the leg of the gate.
Abstract translation: 提供一种用于制造T型或γ型栅电极的方法，以在绝缘层上容易且稳定地形成阶梯型孔，其中孔的上部的宽度大于孔的下部的宽度 通过使用具有不同灵敏度的光致抗蚀剂层。 第一绝缘层（140）沉积在半导体衬底（100）上。 具有不同灵敏度的至少两个光致抗蚀剂层被涂覆在第一绝缘层上并被图案化以具有不同尺寸的开口。 通过使用光致抗蚀剂层作为蚀刻掩模来蚀刻第一绝缘层以形成台阶型孔（175），其中邻近基板的孔的一部分比孔的上部窄。 在第一绝缘层上形成光致抗蚀剂层之后，以光致抗蚀剂层具有T型或伽马型栅极头图案的方式形成开口。 在栅极图案上执行栅极凹陷处理。 栅极金属（195）沉积在栅极图案上，并且去除光致抗蚀剂层。 调节第一绝缘层的厚度以控制门的腿的高度。
-
公开(公告)号：KR100620393B1
公开(公告)日：2006-09-06
申请号：KR1020050104958
申请日：2005-11-03
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L21/335 , H01L29/768
Abstract: 본 발명은 머리 부분이 다리 부분보다 넓은 티(T)형 또는 감마(Γ)형의 미세 게이트 전극을 구비하는 전계효과 트랜지스터 및 그의 제조 방법에 관한 것으로, 식각비가 다른 다층 구조의 절연막을 이용하여 게이트 전극의 머리 부분과 반도체 기판 사이에 보이드를 형성한다. 보이드에 의해 게이트 전극과 반도체 기판 사이의 기생 캐패시턴스가 감소되어 게이트 전극의 머리 부분을 크게 만들 수 있으므로 게이트 저항을 감소시킬 수 있으며, 절연막의 두께를 조절하여 게이트 전극의 높이를 조절할 수 있기 때문에 소자의 성능과 공정의 균일성 및 재현성이 향상될 수 있다.
티(T)형, 감마(Γ)형, 게이트 전극, 기생 캐패시턴스, 절연막, 보이드Abstract translation: 场效应晶体管及其制造方法技术领域本发明涉及一种场效应晶体管及其制造方法，该场效应晶体管具有头部比腿部宽的三通型或伽马（Γ）型的薄栅电极。 在电极的头部和半导体衬底之间形成空隙。 它是由空隙减小了栅电极和半导体衬底能大大使栅电极，能够减少栅极电阻的头部部分之间的寄生电容，能够调节绝缘膜的厚度，以调节所述元件的栅极电极的高度 性能和工艺的一致性和再现性可以得到改善。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.025 seconds)
