公开(公告)号：KR100849926B1

公开(公告)日：2008-08-04

申请号：KR1020070021795

申请日：2007-03-06

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  지홍구 ,  장우진 ,  문재경 ,  김용원 ,  김해천 ,  유현규

IPC: H01L29/778

Abstract: 본 발명은 티형 게이트 전극을 갖는 부정형 고 전자 이동도 트랜지스터 제조 방법에 관한 것으로서, 에피 성장층이 성장된 기판 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극이 형성된 상기 기판 전면에 보호막을 형성하는 단계; 상기 보호막 상에 제1 감광막을 형성한 후, 마스크 패턴을 이용하여 상기 기판의 상부가 노출되도록 상기 제1 감광막과 상기 보호막을 패터닝하는 단계; 상기 보호막 상에 남아있는 상기 제1 감광막을 제거한 후, 상기 기판 전면에 상기 보호막 패턴 폭보다 적은 미세 패턴을 갖는 제2 감광막을 형성하는 단계; 상기 미세 패턴을 이용하여 상기 남겨진 보호막을 식각한 후, 상기 제2 감광막을 제거하는 단계; 상기 기판 전면에 다층 구조의 제3 감광막을 형성한 후, 티자 형태의 게이트 전극이 형성되도록 상기 제3 감광막을 패터닝하는 단계; 상기 미세 패턴으로 식각된 상기 보호막을 통해 상기 기판의 상부를 식각하여 상기 기판 상면에 리세스를 형성하는 단계; 및 상기 리세스가 형성된 상기 기판 전면에 게이트 전극용 금속을 증착한 후, 상기 제3 감광막 및 상기 게이트 전극용 금속을 제거하여 상기 리세스를 통해 상기 기판과 연결되는 티자형 게이트 전극을 형성하는 단계를 포함한다. 이에 따라, 게이트 전극의 안정성을 향상시키고 소자의 활성영역을 보호하며, 티형 게이트의 다리 영역에만 보호막이 남게 하여 기생 캐패시턴스를 감소시킬 수 있다. 또한, 게이트 리세스 식각시 건식 식각 방법을 이용함으로써, 게이트 미세 선폭을 유지하고, 소스 저항을 감소시키고, 게이트-소스 및 게이트-드레인 캐패시턴스를 감소시켜 고주파 특성을 향상시킬 수 있다.
부정형 고 전자 이동도 트랜지스터, 티형 게이트, 리세스 식각, 실리콘 질화막, 반응성 이온 식각, 유도 결합 플라즈마

公开(公告)号：KR1020080052223A

公开(公告)日：2008-06-11

申请号：KR1020070054263

申请日：2007-06-04

Applicant: 한국전자통신연구원

Inventor： 김용원 ,  유현규 ,  김해천 ,  임종원 ,  오명숙

IPC: H01L31/10

CPC classification number: H01L31/10 ,  H01L31/022425 ,  H01L31/02366 ,  H01L31/03046 ,  H01L31/18

Abstract: A Pin photodiode is provided to reduce the leakage current of a pin photodiode with a wave guide by forming a metal layer on a wafer guide pattern. A first semiconductor layer, an absorption layer, a second semiconductor layer, a photo clad layer and a photo cap layer are formed on a substrate(31). After a first insulation layer is formed on the photo cap layer, the first insulation layer is patterned by using a photoresist pattern formed on the first insulation layer. The photo cap layer, the photo clad layer, the second semiconductor layer and the absorption layer are etched by using the patterned first insulation layer as a mask. After the pattern first insulation layer is removed, a second insulation layer is formed on the patterned photo cap layer and the patterned first semiconductor layer. After a photoresist pattern is formed on the second insulation layer, the second insulation layer is patterned by using the photoresist pattern. The semiconductor layer is patterned by using the patterned second insulation layer. After the patterned second insulation layer is removed, a first electrode(41) is formed on the photo cap layer and the first semiconductor layer. After a polyimide layer can be formed on a partial region of the substrate, the polyimide layer is patterned and a second electrode(43) is formed on the patterned polyimide layer.

Abstract translation: 提供引脚光电二极管，通过在晶片引导图案上形成金属层来减小波导管的引脚光电二极管的漏电流。 在基板（31）上形成有第一半导体层，吸收层，第二半导体层，光覆层和光电盖层。 在光罩层上形成第一绝缘层之后，通过使用形成在第一绝缘层上的光致抗蚀剂图案来对第一绝缘层进行构图。 通过使用图案化的第一绝缘层作为掩模来蚀刻光封层，光覆层，第二半导体层和吸收层。 在去除图案第一绝缘层之后，在图案化的光罩层和图案化的第一半导体层上形成第二绝缘层。 在第二绝缘层上形成光致抗蚀剂图案之后，通过使用光致抗蚀剂图案来对第二绝缘层进行图案化。 通过使用图案化的第二绝缘层来图案化半导体层。 在去除图案化的第二绝缘层之后，在光电帽层和第一半导体层上形成第一电极（41）。 在可以在基板的部分区域上形成聚酰亚胺层之后，对该聚酰亚胺层进行图案化，并且在图案化的聚酰亚胺层上形成第二电极（43）。

公开(公告)号：KR100706024B1

公开(公告)日：2007-04-12

申请号：KR1020050098482

申请日：2005-10-19

Applicant: 한국전자통신연구원

Inventor： 이홍열 ,  전동석 ,  김동영 ,  이상석 ,  김용원

IPC: H01P5/107 ,  H01Q13/00

Abstract: 본 발명은 밀리미터파 대역에서 동작하는 광대역 마이크로스트립-도파관 변환 장치에 관한 것이다. 본 발명의 밀리미터파 대역 광대역 마이크로스트립-도파관 변환 장치는, 마이크로스트립 선로로 진행하는 전자기파 신호를 결합시키기 위한 개구면과, 상기 개구면과 직사각형의 도파관 사이에 배치되며 상기 개구면으로부터 결합된 신호에 의한 공진이 일어나는 메인 패치와, 상기 메인 패치와 상기 도파관 사이에 배치되며 상기 메인 패치와 함께 공진이 일어나는 기생 패치와, 상기 마이크로스트립 선로의 접지면과 상기 도파관의 전기적인 도통을 위한 비아 홀을 포함하며, 상기 비아 홀은 원기둥 형상의 도체 재질로 이루어지고, 그 직경이 0.1㎜보다 작고 상기 비아 홀 사이의 간격이 0.3㎜보다 작으며, 상기 비아 홀들 중심간의 간격은 상기 비아 홀 직경의 3배인 것을 특징으로 한다.
본 발명에 의하면, 마이크로스트립 상태의 신호를 도파관 상태의 신호로 변환시키고 공진 대역 특성을 광대역으로 증가시킬 수 있다.
변환장치, 밀리미터파, 마이크로스트립, 도파관, 개구면, 광대역

Abstract translation: 本发明涉及在毫米波段工作的宽带微带波导转换器。 本发明的毫米波波段宽带微带波导转换设备包括用于耦合传播到微带线的电磁波信号的开口面以及设置在开口面和矩形波导之间的波导， 设置在主贴片和波导之间并与主贴片和用于在微带线的接地面与波导之间导电的通孔共振的寄生贴片 和通路孔的圆筒状的导电性材料的通孔的直径的三倍构成，即直径为通孔比之间的距离小0.1㎜0.3㎜小于，通孔的中心之间的间距 它表征。

公开(公告)号：KR1020080052136A

公开(公告)日：2008-06-11

申请号：KR1020070021795

申请日：2007-03-06

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  지홍구 ,  장우진 ,  문재경 ,  김용원 ,  김해천 ,  유현규

IPC: H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/28587 ,  H01L23/3171 ,  H01L29/42376

Abstract: A method for fabricating a pseudomorphic high electron mobility transistor is provided to reduce capacitance between a gate and a source and between a gate and a drain by leaving a passivation layer only in a partial region under the head of a gate electrode. Source and drain electrodes(12a,12b) are formed on a substrate(11) having an epitaxial growth layer. A passivation layer is formed on the resultant structure. After a first photoresist layer is formed on the passivation layer, the first photoresist layer and the passivation layer are patterned to expose the upper portion of the substrate by using a mask pattern. After the first photoresist layer on the passivation layer is removed, a second photoresist layer having a fine pattern narrower than the pattern of the passivation layer is formed on the resultant structure. After the remaining passivation layer is etched, the second photoresist layer is removed. After a third photoresist layer of a multilayered structure is formed on the resultant structure, the third photoresist layer is patterned to form a gate electrode(20) of a T shape. The upper portion of the substrate is etched by using the passivation layer etched by the fine pattern to form a recess in the upper surface of the substrate. After metal for a gate electrode is deposited on the resultant structure, the third photoresist layer and the metal for the gate electrode are removed to form a gate electrode of a T shape connected to the substrate by the recess.

Abstract translation: 提供了一种用于制造伪像高电子迁移率晶体管的方法，以通过仅在栅电极的头部下方的局部区域中留下钝化层来减小栅极和源极之间以及栅极和漏极之间的电容。 源极和漏极电极（12a，12b）形成在具有外延生长层的衬底（11）上。 在所得结构上形成钝化层。 在钝化层上形成第一光致抗蚀剂层之后，通过使用掩模图案，将第一光致抗蚀剂层和钝化层图案化以暴露衬底的上部。 在除去钝化层上的第一光致抗蚀剂层之后，在所得结构上形成具有比钝化层图案窄的精细图案的第二光致抗蚀剂层。 在蚀刻剩余的钝化层之后，去除第二光致抗蚀剂层。 在所得结构上形成第三光致抗蚀剂层的多层结构之后，对第三光致抗蚀剂层进行构图以形成T形栅电极（20）。 通过使用由精细图案蚀刻的钝化层来蚀刻衬底的上部，以在衬底的上表面中形成凹陷。 在所得结构上沉积用于栅电极的金属之后，去除第三光致抗蚀剂层和用于栅电极的金属，以形成通过凹部连接到基板的T形栅电极。

公开(公告)号：KR100670828B1

公开(公告)日：2007-01-19

申请号：KR1020050121973

申请日：2005-12-12

Applicant: 한국전자통신연구원

Inventor： 남은수 ,  홍선의 ,  오명숙 ,  김용원 ,  김호영 ,  김보우

IPC: H01L31/101

CPC classification number: H01L27/14694 ,  H01L27/1463 ,  H01L27/14632 ,  H01L27/14649 ,  H01L27/14687

Abstract: A photo-detector for an image signal of an infrared laser radar and a method of manufacturing the same are provided to acquire a flat upper surface from a substrate structure by using an Fe ion implanted region as an isolation region. A multilayer compound semiconductor layer is formed on a semi-insulating compound semiconductor substrate(100). A plurality of PN junction diodes are arranged within a selected region of the compound semiconductor layer. A ion implanted region(170) is formed in the compound semiconductor layer to isolate the plurality of PN junction diodes from each other. The ion implanted region is used as an isolation region. The ion implanted region is implanted with Fe ions.

Abstract translation: 提供了用于红外激光雷达的图像信号的光检测器及其制造方法，以通过使用Fe离子注入区域作为隔离区域从基板结构获取平坦的上表面。 在半绝缘化合物半导体基板（100）上形成多层化合物半导体层。 多个PN结二极管被布置在化合物半导体层的选定区域内。 在化合物半导体层中形成离子注入区（170），以将多个PN结二极管彼此隔离。 离子注入区域用作隔离区域。 离子注入区域注入Fe离子。

公开(公告)号：KR100687758B1

公开(公告)日：2007-02-27

申请号：KR1020050120171

申请日：2005-12-08

Applicant: 한국전자통신연구원

Inventor： 김용원 ,  남은수 ,  김호영 ,  이상석 ,  전동석 ,  이홍열 ,  홍선의 ,  김동영 ,  임종원 ,  오명숙

IPC: H01L29/737

Abstract: A hetero junction bipolar transistor and a method for manufacturing the same are provided to decrease a parasitical capacitance between an emitter and a base by securing insulation between an emitter layer and a base electrode. A sub-collector layer(102) is formed on a semi-insulation compound substrate. A pair of collector electrodes(140) are spaced apart from each other at a predetermined interval on the sub-collector layer. A collector layer(106) and a base layer(108) are disposed between the collector electrodes. A pair of base electrodes(130) are spaced apart from each other at a predetermined interval on the base layer. A multi-layered emitter layer(110) is disposed between the base electrodes. An emitter electrode(125a) is formed on the emitter layer.

Abstract translation: 提供一种异质结双极晶体管及其制造方法，以通过确保发射极层与基极之间的绝缘来减小发射极与基极之间的寄生电容。 子集电极层（102）形成在半绝缘化合物基板上。 一对集电极（140）在副集电极层上以预定间隔彼此间隔开。 集电极层（106）和基极层（108）设置在集电极之间。 一对基底电极（130）在基底层上以预定间隔彼此间隔开。 多层发射极层（110）设置在基极之间。 发射极电极（125a）形成在发射极层上。

公开(公告)号：KR100576224B1

公开(公告)日：2006-05-03

申请号：KR1020040095949

申请日：2004-11-22

Applicant: 한국전자통신연구원

Inventor： 남은수 ,  김용원 ,  홍선의 ,  오명숙 ,  김보우

IPC: H01S5/34 ,  G02B26/00

Abstract: 본 발명은 광변조기 집적 광전집적 송신회로 및 선택적 결정성장법을 이용한 그것의 제작방법에 관한 것이다. 광변조기 집적 광전집적 송신회로는 수신된 전기 신호를 증폭하여 광변조기를 구동하는 이중 이종접합 바이폴라 트랜지스터 기반의 광변조기 구동회로 및 전계흡수형 광흡수층을 갖는 전계흡수형 광변조기가 반절연 기판 위에 단일 칩 집적화되어 이루어지며, 이 때 광변조기의 다중 양자우물 구조의 광흡수층 및 이중 이종접합 바이폴라 트랜지스터의 다중 양자우물 구조의 삽입층의 두께는 선택적 결정성장법에 의해 다르게 형성된다.
광통신, 광전집전회로, 도파로형 광변조기, 선택적 결정성장

Abstract translation: 光调制器集成光电集成传输电路及其制造方法技术领域本发明涉及一种光调制器一体型光电集成传输电路及其制造方法。 的光调制器集成光电集成传输电路包括所接收的电信号的单个放大到具有光调制器驱动电路的双异质结双极型晶体管基极和电场吸收型光用于驱动光调制器的半绝缘衬底上的吸收层的电场吸收型光调制器 通过选择性晶体生长方法不同地形成光学调制器的多量子阱结构的光吸收层的厚度和双异质结双极晶体管的多量子阱结构的层间的厚度。