公开(公告)号：KR101729178B1

公开(公告)日：2017-04-25

申请号：KR1020110062935

申请日：2011-06-28

Applicant: 한국전자통신연구원

Inventor： 최춘기 ,  최무한 ,  최성율

IPC: H01L29/16 ,  H01Q15/00

CPC classification number: H01Q15/0086 ,  Y10S977/734

Abstract: 본발명은고속동작되는메타물질능동소자및 그의제조방법을개시한다. 그의소자는, 제 1 유전체층과, 상기제 1 유전체층 상에형성된하부전극과, 상기하부전극상에형성된제 2 유전체층과, 상기제 2 유전체층 상에형성된메타물질패턴들과, 상기메타물질패턴들및 상기제 2 유전체층 상에형성된커플층과, 상기커플층 상에형성된제 3 유전체층과, 상기제 3 유전체층 상에형성된상부전극을포함한다.

Abstract translation: 本发明公开了一种高速操作的超材料有源器件及其制造方法。 该器件包括第一介电层，形成在第一介电层上的下电极，形成在下电极上的第二介电层，形成在第二介电层上的第一介电层， 形成在第二介电层上的耦合层，形成在耦合层上的第三介电层以及形成在第三介电层上的上电极。

公开(公告)号：KR1020130102523A

公开(公告)日：2013-09-17

申请号：KR1020130103267

申请日：2013-08-29

Applicant: 한국전자통신연구원

Inventor： 최성율

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/04 ,  G11C11/15 ,  H01L21/28282 ,  H01L45/1233 ,  H01L45/146

Abstract: PURPOSE: A resistive memory device and a method for forming the same are provided to obtain memory cells with uniform characteristic by forming a resistance variation layer made of a mixture of uniform conductive polymers. CONSTITUTION: A resistance variation layer (9) is formed on a lower electrode. The resistance variation layer is a conductive polymer layer. An upper electrode (11a) is formed on the resistance variation layer. The upper electrode includes metal. An oxide layer (13) is formed between the resistance variation layer and the upper electrode.

Abstract translation: 目的：提供一种电阻式存储器件及其形成方法，通过形成由均匀导电聚合物的混合物制成的电阻变化层来获得具有均匀特性的存储单元。 构成：电阻变化层（9）形成在下电极上。 电阻变化层是导电聚合物层。 上电极（11a）形成在电阻变化层上。 上电极包括金属。 在电阻变化层和上电极之间形成氧化物层（13）。

公开(公告)号：KR1020090059811A

公开(公告)日：2009-06-11

申请号：KR1020070126862

申请日：2007-12-07

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  배성수 ,  명혜진

IPC: H01L27/108

CPC classification number: H01L51/0591 ,  B82Y10/00 ,  G11C13/0009 ,  G11C13/0014 ,  G11C2213/15 ,  H01L51/0036 ,  H01L51/0047

Abstract: An organic memory device and a manufacturing method thereof are provided to remove non-uniformity between devices by using a thin film of a uniform organic mixture when a device is minimized. A bottom electrode(100), an electron channel layer(200), and a top electrode(300) are successively formed on a substrate. A thin film is formed by bonding a donor material(210) to an acceptor material. The bottom electrode and the top electrode are formed by using Al, Cu, Au, Pt, ITO, and doped silicon. The top electrode and the bottom electrode have width of 1nm~100um. The top electrode and the bottom electrode have pads contacted with an outer part. Thickness of an organic thin film is 3~200nm, and has uniformity less than 5%.

Abstract translation: 提供一种有机存储器件及其制造方法，以在器件最小化时通过使用均匀有机混合物的薄膜来去除器件之间的不均匀性。 在基板上依次形成底部电极（100），电子通道层（200）和顶部电极（300）。 通过将施主材料（210）接合到受主材料来形成薄膜。 底部电极和顶部电极通过使用Al，Cu，Au，Pt，ITO和掺杂硅形成。 顶部电极和底部电极的宽度为1nm〜100um。 顶部电极和底部电极具有与外部部分接触的垫。 有机薄膜的厚度为3〜200nm，均匀度小于5％。

公开(公告)号：KR100769547B1

公开(公告)日：2007-10-23

申请号：KR1020060044063

申请日：2006-05-17

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  유민기 ,  김안순 ,  아칠성 ,  유한영

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 복수의 유전체층을 갖는 유전체 박막을 포함하는 메모리 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 메모리 소자는 하부 전극; 상기 하부 전극 상에 형성되며, 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막; 및 상기 유전체 박막 상에 형성되는 상부 전극을 포함한다. 이에 따라, 공정이 단순하여 제조가 용이하고, 구조가 단순하여 고집적화 실현이 가능한 메모리 소자를 제공할 수 있다.
메모리, 유전체, 공간전하 제한전류 (space-charge-limited-current, SCLC)

公开(公告)号：KR1020060068534A

公开(公告)日：2006-06-21

申请号：KR1020040107251

申请日：2004-12-16

Applicant: 한국전자통신연구원

Inventor： 유한영 ,  피웅환 ,  박찬우 ,  최성율

IPC: G01N27/04 ,  B82Y15/00

CPC classification number: G01L21/12 ,  G01N21/3518 ,  G01N33/0052

Abstract: Provided are a nanowire sensor and a method of manufacturing the same. The nanowire sensor includes: a sensing target system comprising a target element to be detected; two electrodes separated from each other contained in the sensing target system; vanadium oxide (V 2 O 5 ) nanowires incorporated in the sensing target system and attached to the two electrodes; and a measuring unit for measuring a change in resistance of the nanowires as the nanowires detect the target element.

公开(公告)号：KR100584719B1

公开(公告)日：2006-05-30

申请号：KR1020040094585

申请日：2004-11-18

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  최성율 ,  유한영 ,  피웅환

IPC: H01L21/335 ,  B82Y40/00

CPC classification number: B82Y10/00 ,  H01L51/0545 ,  H01L51/0595 ,  Y10S977/936 ,  Y10S977/937 ,  Y10S977/938

Abstract: 본 발명은 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 형성되며 그 상면에 소오스/드레인 영역의 홈과 상기 홈 사이를 연결하기 위한 소정의 폭을 갖는 연결홈이 구비된 게이트 전극과, 상기 게이트 전극의 전체 상부면에 형성된 게이트 절연막과, 상기 연결홈에 형성된 소정의 폭을 갖는 갭을 중심으로 상기 소오스/드레인 영역의 홈 및 상기 연결홈 일부분의 게이트 절연막 상에 형성된 소오스/드레인 전극과, 아래면과 양측면이 상기 게이트 전극에 둘러싸이도록 상기 갭에 삽입되며 상기 소오스/드레인 전극을 연결하기 위한 적어도 하나의 분자로 구성된 채널영역을 포함함으로써, 채널을 통과하는 전자들에 대한 게이트전압의 영향을 극대화할 수 있으며, 게이트 전압의 증감에 따른 소오스/드레인 간 전류의 변화이득을 크게 증가시킬 수 있어 종래의 소자에 비해 높은 기능성과 신뢰성을 가지는 분자전자회로를 구현할 수 있는 효과가 있다.
분자트랜지스터, 쓰리-게이트, 전계효과, 분자전자회로, 소오스/드레인 전극, 채널영역

公开(公告)号：KR1020050048732A

公开(公告)日：2005-05-25

申请号：KR1020030082418

申请日：2003-11-20

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  최성율 ,  류상욱 ,  유한영 ,  피웅환 ,  정태형

IPC: H01L21/28 ,  B82Y40/00

CPC classification number: H01L51/0023 ,  B82Y10/00 ,  H01L51/0595 ,  Y10S977/78 ,  Y10S977/781 ,  Y10S977/784 ,  Y10S977/932

Abstract: 본 발명은 나노갭 전극소자의 제작 방법에 관한 것으로, 기판 위에 제 1 전극을 형성하는 단계와, 상기 제 1 전극의 일측벽에 스페이서를 형성하는 단계와, 상기 스페이서 일측부의 노출된 기판 상에 제 2 전극을 형성하는 단계와, 상기 스페이서를 제거하여 상기 제 1 전극과 제 2 전극 사이에 나노갭이 형성되도록 하는 단계를 포함한다. 본 발명을 이용하면 나노갭의 위치와 폭, 형상 등을 재현성 있게 제어할 수 있을 뿐만 아니라 한번의 공정으로 다수의 나노갭 전극소자를 동시에 형성할 수 있으며, 높은 신뢰성을 가지는 분자전자회로를 용이하게 구현할 수 있다.

公开(公告)号：KR1020040102480A

公开(公告)日：2004-12-08

申请号：KR1020030033954

申请日：2003-05-28

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  최성율 ,  유한영 ,  피웅환 ,  정태형

IPC: H01L21/335 ,  B82Y40/00

Abstract: PURPOSE: An FET(Field Effect Transistor) and a manufacturing method thereof are provided to improve current gain between a source and a drain according to the variation of a gate voltage by using a channel region made of an SAM(Self-Aligned Monolayer). CONSTITUTION: An FET includes a source electrode(202), a drain electrode(209), a channel region, a gate insulating layer(206) and a gate electrode(204). The channel region(208) is formed between the source electrode and the drain electrode. The channel layer is composed of a SAM. The SAM dose not contact with the source or drain electrodes. The SAM contacts the gate electrode via the gate insulating layer.

Abstract translation: 目的：提供FET（场效应晶体管）及其制造方法，以通过使用由SAM（自对准单层）制成的沟道区，根据栅极电压的变化来改善源极和漏极之间的电流增益。 构成：FET包括源极（202），漏极（209），沟道区，栅极绝缘层（206）和栅电极（204）。 沟道区（208）形成在源电极和漏电极之间。 信道层由SAM组成。 SAM不与源极或漏极接触。 SAM通过栅极绝缘层与栅电极接触。

公开(公告)号：KR1020040068677A

公开(公告)日：2004-08-02

申请号：KR1020030005174

申请日：2003-01-27

Applicant: 한국전자통신연구원

Inventor： 이효영 ,  정문석 ,  최성율 ,  정태형

IPC: C07C321/06

CPC classification number: C07C327/28 ,  C07C323/16

Abstract: PURPOSE: A novel 4-sulfanylalkyl-3,5-dinitrobenzyl alcohol compound and its preparation method are provided, to obtain a compound useful as a molecular electron acceptor and applicable to a molecular electronic material. CONSTITUTION: The 4-sulfanylalkyl-3,5-dinitrobenzyl alcohol compound is represented by the formula 1, wherein R is H, an alkyl group or an acetyl group; and n is an integer of 1-25. The method comprises the steps of reacting p-methylbenzoic acid with nitric acid to prepare p-methyl-3,5-dinitrobenzoic acid; reacting the p-methyl-3,5-dinitrobenzoic acid with an alkyl alcohol in the presence of a catalyst to prepare an alkyl p-methyl-3,5-dinitrobenzoate; reacting the alkyl p-methyl-3,5-dinitrobenzoate with an N-halosuccinimide to prepare an alkyl 4-halomethyl-3,5-dinitrobenzoate; converting the ester group of the alkyl 4-halomethyl-3,5-dinitrobenzoate into an alcohol group in the presence of a catalyst to prepare a 4-halomethyl-3,5-dinitrobenzyl alcohol; and reacting the 4-halomethyl-3,5-dinitrobenzyl alcohol with potassium thioacetate or an alkyl thiosodium to prepare a compound whose R is an alkyl or acetyl group or removing the alkyl or acetyl group to prepare a compound whose R is H.

Abstract translation: 目的：提供一种新型的4-硫烷基烷基-3,5-二硝基苄醇化合物及其制备方法，以获得可用作分子电子受体的化合物并适用于分子电子材料。 构成：4-硫烷基烷基-3,5-二硝基苄醇化合物由式1表示，其中R是H，烷基或乙酰基; n为1-25的整数。 该方法包括使对甲基苯甲酸与硝酸反应制备对甲基-3,5-二硝基苯甲酸; 在催化剂存在下使对甲基-3,5-二硝基苯甲酸与烷基醇反应，制备对甲基-3,5-二硝基苯甲酸烷基酯; 使对 - 甲基-3,5-二硝基苯甲酸烷基酯与N-卤代琥珀酰亚胺反应制备4-卤代甲基-3,5-二硝基苯甲酸烷基酯; 在催化剂存在下将4-卤代甲基-3,5-二硝基苯甲酸烷基酯的酯基转化为醇基，制备4-卤代甲基-3,5-二硝基苯甲醇; 并使4-卤代甲基-3,5-二硝基苄醇与硫代乙酸钾或烷基硫代钠反应，制备R为烷基或乙酰基或除去烷基或乙酰基的化合物，制备其R为H的化合物。

公开(公告)号：KR100426495B1

公开(公告)日：2004-04-14

申请号：KR1020010086832

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 최성율 ,  윤용선 ,  안성덕 ,  송윤호 ,  이진호 ,  조경익

IPC: H01L27/102 ,  B82Y40/00

CPC classification number: H01L51/0504 ,  B82Y10/00 ,  H01L51/0048

Abstract: The present invention relates to a semiconductor device using a single carbon nanotube and a method of manufacturing the same. In a process of manufacturing a bipolar transistor using a p-n junction, a given region of a single carbon nanotube of a N type is exposed by means of a common semiconductor manufacturing process and the exposed portion of a carbon nanotube of a P type is then made to be a carbon a single carbon nanotube of a N type by means of a doping process, thus forming a P-N-P or N-P-N bipolar transistor. Therefore, the present invention can improve the integration degree and the operating speed of the device.

Abstract translation: 本发明涉及使用单个碳纳米管的半导体器件及其制造方法。 在使用pn结制造双极晶体管的过程中，通过共同的半导体制造工艺暴露N型单个碳纳米管的给定区域，然后制成P型碳纳米管的暴露部分 通过掺杂工艺成为N型单碳纳米管的碳，从而形成PNP或NPN双极晶体管。 因此，本发明可以提高装置的集成度和运行速度。