公开(公告)号：DE10162983A1

公开(公告)日：2003-07-10

申请号：DE10162983

申请日：2001-12-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOLDBACH MATTHIAS ,  BIRNER ALBERT ,  FRANOSCH MARTIN

IPC: G01R1/067 ,  G01R1/073 ,  B81B1/00 ,  B81C1/00

公开(公告)号：DE10136333A1

公开(公告)日：2003-03-06

申请号：DE10136333

申请日：2001-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  LUETZEN JOERN

IPC: H01L21/336 ,  H01L21/8242 ,  H01L27/108

Abstract: To fabricate a vertical transistor, a trench is provided, the side wall of which is formed by a semiconductor substrate in single crystal form and the base of which is formed by a polycrystalline semiconductor substrate. A transition region is arranged between the side wall and the base. A semiconductor layer is deposited so that an epitaxial semiconductor layer grows on the side wall and a semiconductor layer grows on the base, with a space remaining between these layers. The semiconductor layers are covered with a thin dielectric, which partially limits a flow of current, and the space is filled. During a subsequent heat treatment, dopants diffuse out of the conductive material into the epitaxial semiconductor layer, where they form a doping region. The thin dielectric limits the diffusion of the dopants into the semiconductor substrate and prevents the propagation of crystal lattice defects into the epitaxial semiconductor layer.

公开(公告)号：DE10104742A1

公开(公告)日：2002-08-22

申请号：DE10104742

申请日：2001-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOLDBACH MATTHIAS ,  BIRNER ALBERT ,  SCHUMANN DIRK ,  LUETZEN JOERN

IPC: H01L21/762 ,  H01L21/8242

Abstract: A trench structure has an insulating region (60) with a small dielectric constant compared with silicon dioxide. The space taken up by the insulating region is reduced. Preferred Features: The insulating region is partially formed in the edge region (30a, 30b), especially in the wall (32a, 32b) of the trench structure.

公开(公告)号：DE10055711A1

公开(公告)日：2002-05-23

申请号：DE10055711

申请日：2000-11-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  GOLDBACH MATTHIAS ,  FRANOSCH MARTIN

IPC: H01L21/3063 ,  H01L21/8242 ,  H01L27/108

Abstract: Production of a trench capacitor comprises preparing a semiconductor substrate having a number of trenches (3-9) with n-doping on its front side; applying a liquid electrolyte to the front side of the substrate; applying an electrical voltage between the rear side of the substrate and the electrolyte so that an electric current with a given current density flows in the layer and mesopores (3-30a) are produced in the trench wall; forming a first electrode in the trench and the mesopores; applying a dielectric (3-34) to the first electrode; and producing as second electrode (3-36) in the dielectric. Preferred Features: The trenches are arranged in a regular two-dimension structure and have the same shape. The surface of the substrate is covered with a horizontal electrically insulating covering layer made from a nitride in the regions between the trenches during the application of the voltage.

公开(公告)号：MA44708A

公开(公告)日：2021-03-24

申请号：MA44708

申请日：2017-12-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L23/498 ,  H01L23/538 ,  H01L29/20 ,  H01L29/40 ,  H01L29/417 ,  H01L29/778

公开(公告)号：DE102014101074B4

公开(公告)日：2020-08-27

申请号：DE102014101074

申请日：2014-01-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT

IPC: H01L23/522 ,  H01L21/768 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleiterchip, welcher aufweist:ein Substrat (10); einen Bauelementbereich, der in oder über dem Substrat (10) angeordnet ist;einen ersten dotierten Bereich (30, 40), der in dem Bauelementbereich angeordnet ist; eine in dem ersten dotierten Bereich angeordnete Kontaktschicht (60) ;eine über einer ersten Oberfläche des Substrats und über der Kontaktschicht (60) angeordnete leitende Schicht (70); undeine erste Durchkontaktierung (50), die in dem Substrat (10) angeordnet ist und sich durch den gesamten ersten dotierten Bereich (30, 40), durch die Kontaktschicht (60) und durch die leitende Schicht (70) hindurch und von der ersten Oberfläche des Substrats zu einer zweiten Oberfläche des Substrats erstreckt, wobei die erste Oberfläche gegenüber der zweiten Oberfläche angeordnet ist.

公开(公告)号：DE102017113930A1

公开(公告)日：2017-12-28

申请号：DE102017113930

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  HERZIG TOBIAS

IPC: H01L23/522 ,  H01L21/768

Abstract: In einer Ausführungsform umfasst ein Substrat ein Halbleitermaterial und eine leitende Durchkontaktierung. Die leitende Durchkontaktierung umfasst eine Durchkontaktierung in dem Substrat, einen leitenden Stopfen, der einen ersten Abschnitt der Durchkontaktierung füllt, und eine leitende Auskleidungsschicht, die Seitenwände eines zweiten Abschnitts der Durchkontaktierung auskleidet und elektrisch an den leitenden Stopfen gekoppelt ist. Die leitende Auskleidungsschicht und der leitende Stopfen haben verschiedene Mikrostrukturen.

公开(公告)号：DE102017113927A1

公开(公告)日：2017-12-28

申请号：DE102017113927

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS

IPC: H01L23/522 ,  H01L21/336 ,  H01L21/768 ,  H01L29/78

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, einen LDMOS-Transistor, der in einer vorderen Oberfläche des Halbleitersubstrats angeordnet ist, und einen leitfähigen Durch-Substrat-Via. Der leitfähige Durch-Substrat-Via beinhaltet Folgendes: einen Via, der sich von der vorderen Oberfläche zu einer hinteren Oberfläche des Halbleitersubstrats erstreckt, einen leitfähigen Stopfen, der einen ersten Teil des Vias füllt und eine leitfähige Auskleidungsschicht, die Seitenwände eines zweiten Teils des Vias auskleidet und elektrisch mit dem leitfähigen Stopfen gekoppelt ist.

公开(公告)号：DE102017113680A1

公开(公告)日：2017-12-28

申请号：DE102017113680

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRECH HELMUT ,  BIRNER ALBERT ,  ZIGLDRUM MATTHIAS ,  BRAUN MICHAELA ,  ROPOHL JAN

IPC: H01L29/78 ,  H01L23/58

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einer vorderen Oberfläche, einen LDMOS-Transistor in der vorderen Oberfläche und eine Metallisierungsstruktur, die auf der vorderen Oberfläche angeordnet ist. Die Metallisierungsstruktur beinhaltet wenigstens einen Hohlraum, der in wenigstens einer dielektrischen Schicht angeordnet ist.

公开(公告)号：DE102017113679A1

公开(公告)日：2017-12-28

申请号：DE102017113679

申请日：2017-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  BRECH HELMUT ,  ZIGLDRUM MATTHIAS ,  BRAUN MICHAELA ,  ECKL CHRISTIAN

IPC: H01L29/78 ,  H01L21/336

Abstract: Bei einer Ausführungsform beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat mit einem spezifischen Volumenwiderstand ρ≥ 100 Ohm·cm, einer vorderen Oberfläche und einer hinteren Oberfläche, wenigstens einen LDMOS-Transistor in dem Halbleitersubstrat und eine RESURF-Struktur. Die RESURF-Struktur beinhaltet eine dotierte vergrabene Schicht, die in dem Halbleitersubstrat angeordnet ist, in einem Abstand von der vorderen Oberfläche und der hinteren Oberfläche beabstandet ist und mit einem Kanalgebiet und/oder einem Bodykontaktgebiet des LDMOS-Transistors gekoppelt ist.