公开(公告)号：WO2017037121A1

公开(公告)日：2017-03-09

申请号：PCT/EP2016/070525

申请日：2016-08-31

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  KASPRZAK-ZABLOCKA, Anna ,  LEIRER, Christian

IPC: H01L33/00 ,  H01L33/38 ,  H01L33/44 ,  H01L33/48 ,  H01L33/50 ,  H01L33/54 ,  H01L33/62

CPC classification number: H01L33/382 ,  H01L33/0079 ,  H01L33/387 ,  H01L33/44 ,  H01L33/505 ,  H01L33/54 ,  H01L33/62 ,  H01L2933/0016 ,  H01L2933/0025 ,  H01L2933/0033 ,  H01L2933/005

Abstract: Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils (10) angegeben, wobei ein gerichtetes Abscheiden einer Metallisierung (3) mit ersten Maskenstrukturen (2), und nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials (4a) auf die Metallisierung (3) erfolgt. Weiterhin erfolgt ein Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen bis in einen n-Typ Halbleiterbereich (1b) reichen sowie ein Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (A1) der Ausnehmungen (A). Weiterhin wird ein n-Kontaktmaterial (5) aufgebracht, strukturiert und passiviert. In einem weiteren Verfahrensschritt werden Kontaktstrukturen (7) auf den Halbleiterkörper (1) angeordnet und elektrisch mit dem n-Kontaktmaterial (5) und der Metallisierung (3) verbunden, wobei die Kontaktstrukturen (7) und der Halbleiterkörper (1) mit einem Verguss (8) vergossen und abgedeckt werden.

Abstract translation: 公开的是用于制造光电子部件（10）的方法，其中沉积的金属化（3）用第一掩模图案（2），和非定向随后沉积第一钝化材料（4a）中的定向进行上金属化（3）。 此外，我们引入凹部（A）到半导体本体（1），从而使凹部到n型半导体区域的范围（1b）和施加第二钝化材料（4b）中的凹部的侧面（A1）（A） ， 此外，n接触材料（5）被沉积，图案化和钝化。 在进一步的方法步骤的接触结构（7）设置在半导体主体（1）上并电连接到n型接触材料（5）和金属化（3），其中，所述接触结构（7）和半导体本体（1）与铸件（ 散出8）和覆盖。

公开(公告)号：WO2017025299A1

公开(公告)日：2017-02-16

申请号：PCT/EP2016/067576

申请日：2016-07-22

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  LEIRER, Christian

IPC: H01L33/48 ,  H01L33/62 ,  H01L31/0203

CPC classification number: H01L33/486 ,  H01L31/0203 ,  H01L33/62

Abstract: Es wird ein Halbleiterchip angegeben, mit - einem Träger (3), der einen ersten Leiterkörper (31), einen zweiten Leiterkörper (32) und einen Formkörper (33) umfasst, - einer elektrisch isolierenden Schicht (4), die eine erste Öffnung (41) und eine zweite Öffnung (42) umfasst, und - ersten und zweiten Anschlussstellen (51, 52), die elektrisch leitend ist, wobei - der erste Leiterkörper (31) vom zweiten Leiterkörper (32) einen ersten Abstand (D1) aufweist, - die erste Anschlussstelle (51) von der zweiten Anschlussstelle (52) einen zweiten Abstand (D2) aufweist, und - der erste Abstand (D1) kleiner als der zweite Abstand (D2) ist.

Abstract translation: 本发明提供一种半导体芯片，包括： - 包括一个支撑件（3），其具有第一半导体本体（31），第二半导体本体（32）和一个成形的主体（33）， - 一个电绝缘层（4）（第一开口 41）和第二开口（42），以及 - 第一和第二连接点（51，52），其是导电的，其中， - 具有所述第一导体主体（31）（第二半导体主体32）的第一距离（D1）， - 具有与所述第二连接点（52）的第一连接点（51）的第二距离（D2），以及 - 所述第一距离（D1）小于所述第二距离（D2）小。

公开(公告)号：WO2017017209A1

公开(公告)日：2017-02-02

申请号：PCT/EP2016/068043

申请日：2016-07-28

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  KASPRZAK-ZABLOCKA, Anna ,  RAFAEL, Christine ,  LEIRER, Christian

IPC: H01L33/38 ,  H01L33/46

CPC classification number: H01L33/60 ,  H01L33/22 ,  H01L33/38 ,  H01L33/46 ,  H01L33/54 ,  H01L2933/0025 ,  H01L2933/005 ,  H01L2933/0058

Abstract: Es wird ein Bauelement (100) angegeben, das einen Träger (1) mit einem elektrisch isolierenden Formkörper (5), einen Halbleiterkörper (2) und eine Mehrschichtstruktur (3) aufweist, wobei der Formkörper (5) den Halbleiterkörper (2) zumindest bereichsweise lateral umschließt. Die Mehrschichtstruktur (3) ist in lateraler Richtung zumindest bereichsweise zwischen dem Halbleiterkörper (2) und dem Formkörper (5) angeordnet, wobei die Mehrschichtstruktur zumindest eine metallische Schicht (30) und eine nichtmetallische Grenzschicht (32) aufweist, wobei - die Grenzschicht (32) in der lateralen Richtung zwischen dem Halbleiterkörper (2) und der metallischen Schicht (30) angeordnet ist, zumindest bereichsweise an den Halbleiterkörper (2) angrenzt, die aktive Schicht (23) lateral bedeckt und im Vergleich zu dem Halbleiterkörper (2) einen kleineren Brechungsindex aufweist, und - die metallische Schicht (30) dazu eingerichtet ist, ein Auftreffen der im Betrieb des Bauelements erzeugten und durch die Grenzschicht hindurchtretenden elektromagnetischen Strahlung auf den Formkörper (5) zu verhindern. Des Weiteren wird ein Verfahren zur Herstellung eines oder einer Mehrzahl solcher Bauelemente angegeben.

Abstract translation: 本发明公开了包含载体（1）的电绝缘模制体（5），半导体主体（2）和多层结构（3），其中，所述成形体（5）的半导体主体（2）至少局部的装置（100） 横向包围。 在横向方向上的多层结构（3）被至少布置在半导体本体之间的区域（2）和所述模制体（5），其中，所述多层结构具有至少一个金属层（30）和一个非金属屏障层（32）， - 所述边界层（32 ）被布置在所述半导体主体（2）和金属层（30之间的左右方向）至少部分地（至半导体本体2）邻接所述有源层（23）横向地覆盖和相比于所述半导体主体（2）具有更小的 具有折射率，以及 - 所述金属层（30）适于产生所述装置的操作和通过边界层的电磁辐射传递到成型体（5），以防止在产生的冲击。 此外，提供了一种用于制造一个或多个这样的元件的方法。

公开(公告)号：WO2017009285A1

公开(公告)日：2017-01-19

申请号：PCT/EP2016/066428

申请日：2016-07-11

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： LEIRER, Christian ,  PERZLMAIER, Korbinian ,  KASPRZAK-ZABLOCKA, Anna ,  HAHN, Berthold ,  SCHWARZ, Thomas

IPC: H01L33/48 ,  H01L33/52 ,  H01L33/62

CPC classification number: H01L33/52 ,  H01L33/486 ,  H01L33/62

Abstract: Es wird ein Bauelement (100) mit einem Träger (1) und einem auf dem Träger angeordneten Halbleiterkörper (2) angegeben, bei dem der Träger eine Metallschicht (4) und einen Formkörper (5) aus einem Kunststoff umfasst, wobei die Metallschicht einen ersten Teilbereich (41) und einen zweiten Teilbereich (42) enthält, welche verschiedenen elektrischen Polaritäten des Bauelements zugehörig und so zur elektrischen Kontaktierung des Halbleiterkörpers eingerichtet sind. Der Träger weist eine Seitenfläche (10) auf, die als Montagefläche des Bauelements ausgestaltet ist, wobei zumindest einer der Teilbereiche (41, 42) über die Seitenfläche elektrisch kontaktierbar ist und Vereinzelungsspuren aufweist. Des Weiteren wird ein Verfahren zur Herstellung einer Mehrzahl solcher Bauelemente angegeben.

Abstract translation: 据上述（1）和，布置在所述载体上的半导体主体（2），与载体，其中所述载体包括金属层的成分（100）（4）和一个形本体（5）的塑料，其中，所述金属层包括第一 容纳部分（41）和第二部分的部件（42）的不同的电的极性与相关联并且适合于半导体本体的电接触。 支承具有被构造为所述部件的安装面，其特征在于，所述子区域中的至少一个（41，42）被电过的侧表面，并具有分离的标记接触的侧表面（10）。 此外，提供了一种制造多个这样的元件的方法。

公开(公告)号：WO2016184781A1

公开(公告)日：2016-11-24

申请号：PCT/EP2016/060734

申请日：2016-05-12

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  RAMMELSBERGER, Stefanie ,  KASPRZAK-ZABLOCKA, Anna ,  IKONOMOV, Julian ,  LEIRER, Christian

IPC: H01L33/60 ,  H01L33/40 ,  H01L33/62 ,  H01L23/00 ,  H01L33/48

CPC classification number: H01L33/62 ,  H01L24/29 ,  H01L27/153 ,  H01L31/02005 ,  H01L31/0203 ,  H01L31/02327 ,  H01L31/186 ,  H01L33/0095 ,  H01L33/405 ,  H01L33/486 ,  H01L33/60 ,  H01L2933/0066

Abstract: Ein optoelektronisches Halbleiterbauteils umfasst einen opto- elektronischen Halbleiterchip (C1) mit einem elektrisch leit- fähige ausgebildeten Träger (T), einem aktiven Teil (AT), welcher epitaktisch gewachsene Schichten enthält, und einer Zwischenschicht (ZS), welche zwischen dem Träger (T) und dem aktiven Teil (AT) angeordnet ist und ein Lotmaterial enthält. Das optoelektronische Halbleiterbauteil umfasst weiterhin ei- ne elektrische Anschlussstelle, welche eine Unterseite des Trägers (T) zumindest teilweise bedeckt, wobei die elektri- sche Anschlussstelle auf einer dem Träger (T) zugewandten Seite eine erste Kontaktschicht (KS1) umfasst und die erste Kontaktschicht (KS1) Aluminium enthält oder aus Aluminium be- steht.

Abstract translation: 一种光电子半导体器件，包括光电子半导体芯片（C1）与含有外延生长层的电conduc-能够形成载体（T），有源部件（AT）和中间层（ZS），其（在运营商T之间 ）和活性部分（AT）被布置，并且包括焊料材料。 的光电子半导体器件还包括一个电连接点，这是在载体（T）至少部分地覆盖在面向侧的载波中的一个（T）的电连接点的底部，第一接触层（KS1），并且所述第一接触层（ KS1）含有铝或为选自铝锯。

公开(公告)号：WO2016184659A1

公开(公告)日：2016-11-24

申请号：PCT/EP2016/059497

申请日：2016-04-28

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PERZLMAIER, Korbinian ,  KIESSLING, Matthias ,  RACZ, David

IPC: H01L33/54 ,  H01L33/56 ,  H01L33/48 ,  H01L33/60

CPC classification number: H01L33/54 ,  H01L33/486 ,  H01L33/56 ,  H01L33/58 ,  H01L33/60 ,  H01L2933/0033 ,  H01L2933/0058

Abstract: Es wird ein elektronisches Bauteil (1) angegeben, das sich entlang einer Haupterstreckungsebene in einer ersten lateralen Richtung (x) und in einer zweiten lateralen Richtung (y) erstreckt, umfassend - zumindest einen elektronischen Halbleiterchip (10), - einen Formkörper (3), der den Halbleiterchip (10) lateral vollständig umschließt, und - eine Vielzahl von mechanischen Verstärkungsstrukturen (2, 2'), wobei - die Verstärkungsstrukturen (2, 2') in den Formkörper (3) eingebettet sind, - jede Verstärkungsstruktur (2, 2') länglich ausgebildet ist und jeweils eine Länge (L, L') aufweist, die einen Großteil einer maximalen Erstreckung des elektronischen Bauteils (1) in der ersten lateralen Richtung (x) und/oder in der zweiten lateralen Richtung (y) beträgt und - jede Verstärkungsstruktur (2, 2') in der ersten und/oder zweiten lateralen Richtung (x, y) beabstandet zu dem Halbleiterchip (10) angeordnet ist.

Abstract translation: 提供了一种电子部件（1），其在第一横向方向（x）和沿第二横向方向（y）沿主延伸平面延伸延伸，其包括： - 至少一个电子半导体芯片（10）， - 成形体（3） 使半导体芯片（10）是横向完全包围，以及 - 多个机械加强结构（2,2“），其中， - 所述加强结构（2，2”的）插入成形体（3）被嵌入， - 每个加强结构（2， 2“）是细长的，并且每个具有一个长度（L，L”（在第一横向方向x）），其是电子部件（1）的最大延伸部的大部分和/或在第二横向方向（y） 以及 - 在从所述半导体芯片（10）的距离，第一和/或第二横向方向（x，y）的各加强结构（2,2“）布置。

公开(公告)号：WO2016050432A1

公开(公告)日：2016-04-07

申请号：PCT/EP2015/069958

申请日：2015-09-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： GOTSCHKE, Tobias ,  OFF, Jürgen ,  PERZLMAIER, Korbinian

IPC: H01L33/00

CPC classification number: H01L21/02639 ,  C30B25/04 ,  C30B25/18 ,  C30B29/406 ,  H01L21/0242 ,  H01L21/0254 ,  H01L21/78 ,  H01L33/0066 ,  H01L33/007 ,  H01L33/0095 ,  H01L33/22 ,  H01L33/32

Abstract: Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips (10) angegeben, mit den folgenden Schritten: - Bereitstellen eines Aufwachssubstrats (1), das eine Aufwachsfläche (1a) aufweist, die mit Saphir gebildet ist, - Aufbringen eines Maskenmaterials (2) auf die Aufwachsfläche (1a) des Aufwachssubstrats (1), - Strukturieren des Maskenmaterials (2) zu einer mehrfach zusammenhängenden Maskenschicht (21) durch Einbringen von Öffnungen (22) in das Maskenmaterial (2), wobei am Boden (23) zumindest mancher der Öffnungen (22) die Aufwachsfläche (1a) freigelegt wird, - Aufbringen einer Halbleiterschichtenfolge (3) in die Öffnungen (22) und auf die Maskenschicht (21), - Vereinzeln zumindest der Halbleiterschichtenfolge (3) zu einer Vielzahl von Halbleiterchips (10), wobei jeder Halbleiterchip (10) laterale Abmessungen (L) aufweist und die lateralen Abmessungen (L) groß sind gegen einen mittleren Abstand (A) der Öffnungen (22) zur nächstliegenden Öffnung.

Abstract translation: 提供了一种制造多个半导体芯片（10），其包括以下步骤的方法： - 提供其与蓝宝石形成在生长衬底（1），具有生长面（1a）中， - 将掩模材料（2）至 生长基底的生长表面（1A）（1）， - 通过在掩模材料（2）提供的开口（22），图案化所述掩模材料（2）多连通掩模层（21），其中，至少一些所述开口的底部（23） （22）生长表面（1A）被暴露， - （3）在开口（22）和所述掩模层（21）上施加半导体层序列， - 分离出至少半导体层序列（3）的多个半导体芯片（10），其中 每一个半导体芯片（10）具有相对于所述开口（22）到最近的开口的平均距离（a）的横向尺寸（L）和横向尺寸（L）都大。

公开(公告)号：WO2014056908A1

公开(公告)日：2014-04-17

申请号：PCT/EP2013/070941

申请日：2013-10-08

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： PETER, Matthias ,  PERZLMAIER, Korbinian ,  MAUTE, Markus ,  BAUR, Johannes ,  ENGL, Karl ,  TAEGER, Sebastian ,  KIESLICH, Albrecht

IPC: H01L33/00 ,  H01L33/30 ,  H01L33/32 ,  H01L21/265

CPC classification number: H01L21/26553 ,  H01L21/2654 ,  H01L21/26586 ,  H01L29/2003 ,  H01L33/0066 ,  H01L33/305 ,  H01L33/325

Abstract: In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) eingerichtet. Es umfasst das Verfahren die folgenden Schritte : - Bereitstellen eines Aufwachssubstrats (2), - Erzeugen einer Halbleiterschichtenfolge (3) auf dem Aufwachssubstrat (2), wobei die Halbleiterschichtenfolge (3) eine n-Seite (31), eine p-Seite (33) und eine zu einer Strahlungserzeugung vorgesehene aktive Schicht (33) aufweist und die aktive Schicht (32) zwischen der p-Seite (33) und der n-Seite (31) angeordnet ist und sich die n-Seite (31) dem Aufwachssubstrat (2) am Nächsten befindet, und - Dotieren der n-Seite (31) durch die aktive Schicht (32) hindurch mittels Ionenimplantation.

Abstract translation: 在至少一个实施例中，当建立用于制造光电子半导体芯片（1）的方法。 该方法包括以下步骤： - 提供在生长衬底（2）， - 制备生长衬底（2），其中，所述半导体层序列（3）的n侧（31），p侧上的半导体层序列（3）（33 有），并提供给产生辐射的有源层（33）和p侧（33）和n侧（31之间的活性层（32））和n侧（31）（所述生长衬底 2）位于邻居，以及 - 通过离子注入的方式掺杂通过有源层（32）n侧（31）。

公开(公告)号：WO2013045328A1

公开(公告)日：2013-04-04

申请号：PCT/EP2012/068431

申请日：2012-09-19

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  GEHRKE, Kai ,  PERZLMAIER, Korbinian ,  FLÖTER, Richard ,  SCHMID, Christian

Inventor： GEHRKE, Kai ,  PERZLMAIER, Korbinian ,  FLÖTER, Richard ,  SCHMID, Christian

IPC: H01L33/40

CPC classification number: H01L33/60 ,  H01L33/405

Abstract: In mindestens einer Ausführungsform weist der optoelektronische Halbleiterchip (1) eine Halbleiterschichtenfolge (2) zur Erzeugung einer elektromagnetischen Strahlung auf sowie einen Silberspiegel (3). Der Silberspiegel (3) ist an der Halbleiterschichtenfolge (2) angeordnet. Dem Silber des Silberspiegels (3) ist Sauerstoff beigegeben. Ein Gewichtsanteil des Sauerstoffs an dem Silberspiegel (3) beträgt bevorzugt mindestens 10 -5 und ferner bevorzugt höchstens 10 %.

Abstract translation: 在至少一个实施例中，光电子半导体芯片（1）包括半导体层序列（2），用于产生电磁辐射和银镜（3）。 银镜（3）被布置在所述半导体层序列（2）。 银镜（3）的银加入到氧气。 氧与银镜（3）的重量比例优选为至少10 -5，进一步优选至多10％。

公开(公告)号：WO2012130643A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/054714

申请日：2012-03-16

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  ZULL, Heribert ,  PERZLMAIER, Korbinian ,  PLÖßL, Andreas ,  VEIT, Thomas ,  KÄMPF, Mathias ,  DENNEMARCK, Jens ,  BÖHM, Bernd

Inventor： ZULL, Heribert ,  PERZLMAIER, Korbinian ,  PLÖßL, Andreas ,  VEIT, Thomas ,  KÄMPF, Mathias ,  DENNEMARCK, Jens ,  BÖHM, Bernd

IPC: H01L33/00 ,  H01L31/18 ,  H01S5/02

CPC classification number: H01L21/6836 ,  H01L21/78 ,  H01L21/7806 ,  H01L21/782 ,  H01L21/784 ,  H01L31/18 ,  H01L33/0079 ,  H01L33/0095 ,  H01S5/0201

Abstract: Es wird ein Verfahren zum Vereinzeln eines Bauelementverbunds (1) in eine Mehrzahl von Bauelementbereichen (10) angegeben, bei dem ein Bauelementverbund mit einer Halbleiterschichtenfolge (2), die einen zur Erzeugung oder zum Empfangen von elektromagnetischer Strahlung vorgesehenen Bereich aufweist, bereitgestellt wird. Der Bauelementverbund wird an einem starren Hilfsträger (6) befestigt. Der Bauelementverbund wird in die Mehrzahl von Bauelementbereichen vereinzelt, wobei für jeden Bauelementbereich jeweils ein Halbleiterkörper (25) aus der Halbleiterschichtenfolge hervorgeht. Die Bauelementbereiche werden von dem Hilfsträger entfernt.

Abstract translation: 提供了一种用于分离的部件组件（1）成多个器件区域（10），其具有带用于生产或用于接收电磁辐射区域中设置（2）的半导体层序列的成分复合的方法。 部件组件被安装在一个刚性的辅助支撑（6）。 复合部件对每个器件区域中的每一种情况下分离成多个分量区域，其中从所述半导体层序列看到一个半导体本体（25）。 该器件区域从子载波中移除。