-
公开(公告)号：CN1657401A
公开(公告)日：2005-08-24
申请号：CN200510009071.9
申请日：2005-02-17
Applicant: 罗伯特·博世有限公司
CPC classification number: B81C1/00158 , B81B2201/0264 , B81C2201/0115 , B81C2201/014 , G01L9/0042 , G01L9/0054
Abstract: 本发明描述了一种微机械的半导体元件、以及一种制造微机械的半导体元件的方法，其中，半导体元件尤其设计用作压力传感器。这里，为了制造，在一个半导体衬底上制作出一个局部有限的、埋入的、至少部分氧化的多孔的层。有利的是，接下来通过一个沟槽蚀刻工艺，从背侧直接在该多孔的第一层下面，在半导体衬底中制造出一个空洞。本发明的核心是：该多孔的第一层用作开沟槽的终止层。这样能够制造出具有很小的厚度公差的用于差动压力测量的薄膜片。
-
公开(公告)号：CN108701759A
公开(公告)日：2018-10-23
申请号：CN201780014032.9
申请日：2017-03-16
Applicant: 德克萨斯仪器股份有限公司
IPC: H01L43/12 , H01L21/302
CPC classification number: B81C1/00825 , B81C1/00365 , B81C2201/0138 , B81C2201/014 , G01R33/0047 , G01R33/0052 , G01R33/04
Abstract: 在所描述的示例中，一种方法包括形成蚀刻停止层(151)、第一钛层(312)、磁芯(130)、第二钛层(342)，以及图案化第一钛层(312)和第二钛层(342)。蚀刻停止层(151)形成在衬底上方。第一钛层(312)形成在蚀刻停止层(151)上。磁芯(130)形成在第一钛层(312)上。第二钛层(342)具有第一部分和第二部分，该第一部分与第一钛层(312)封装磁芯(130)，该第二部分在磁芯(130)之外与第一钛层(312)接合。第一钛层(312)和第二钛层(342)的图案化包括在磁芯区(170)上方形成掩模(352)，并且使用钛蚀刻剂(356，357)和氧化钛蚀刻剂(358)蚀刻由掩模(352)暴露出的第一钛层(312)和第二钛层(342)。
-
公开(公告)号：CN106082103B
公开(公告)日：2018-05-11
申请号：CN201510735507.6
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
Inventor： 周仲彥
CPC classification number: B81B3/001 , B81B2203/0163 , B81B2207/012 , B81C1/00801 , B81C1/00952 , B81C2201/013 , B81C2201/014 , B81C2203/0792
Abstract: 提供了用于制造具有牺牲支撑件以防止粘滞的微机电系统(MEMS)结构的方法。实施至载体衬底的上表面内的第一蚀刻以在腔体中形成牺牲支撑件。实施热氧化工艺以氧化牺牲支撑件，并且以形成作为上表面的衬垫并且包括氧化的牺牲支撑件的氧化物层。通过氧化物层将位于载体衬底上方的MEMS衬底接合至载体衬底。实施至MEMS衬底内的第二蚀刻以形成位于腔体上面并且由氧化的牺牲支撑件支撑的可移动块。实施至氧化物层内的第三蚀刻以横向地蚀刻氧化的牺牲支撑件和以去除氧化的牺牲支撑件。也提供了具有抗粘滞凸块的MEMS结构。本发明实施例涉及防止湿清洗工艺之后的粘滞的微机电系统(MEMS)结构。
-
公开(公告)号：CN107709225A
公开(公告)日：2018-02-16
申请号：CN201580080251.8
申请日：2015-06-22
Applicant: 英特尔公司
CPC classification number: B81B7/007 , B81B2203/0118 , B81B2207/015 , B81B2207/07 , B81B2207/094 , B81C1/00246 , B81C1/00301 , B81C2201/0109 , B81C2201/014 , B81C2203/0714 , B81C2203/0742 , B81C2203/0771
Abstract: 将导电层沉积到衬底上的牺牲层中的沟槽中。在导电层之上沉积蚀刻停止层。移除牺牲层以形成间隙。在一个实施例中，梁在衬底之上。互连在梁上。蚀刻停止层在梁之上。间隙在梁与蚀刻停止层之间。
-
公开(公告)号：CN106794981A
公开(公告)日：2017-05-31
申请号：CN201580041645.2
申请日：2015-07-24
Applicant: ams国际有限公司
Inventor： 威廉·弗雷德里克·阿德里亚努斯·贝斯林 , 雷莫科·亨里卡斯·威廉默斯·皮嫩伯格 , 卡斯珀·万德尔阿武特 , 马滕·奥尔德森 , 马丁·古森斯
IPC: B81C1/00
CPC classification number: B81C1/00158 , B81C1/00246 , B81C2201/014 , G01L9/0042 , G01L9/0072 , G01L9/0073 , G01L9/12 , H01L29/84
Abstract: 一种用于形成悬置膜的方法的实施方式包括在牺牲层上方和边界沟槽内沉积第一导电材料。第一导电材料在边界沟槽上方形成角过渡部。该方法还包括去除第一导电材料的一部分，所述去除将第一导电材料的不平坦形貌的至少一部分去除。该方法还包括沉积第二导电材料。第二导电材料延伸到边界沟槽之外。该方法还包括通过蚀刻开口去除牺牲层并且在第二导电材料下方形成腔。第一导电材料限定腔的侧壁边界的一部分。
-
Patent Agency Ranking
公开(公告)号：CN104167433B
公开(公告)日：2017-04-26
申请号：CN201410260339.5
申请日：2014-05-19
Applicant: 弗劳恩霍夫应用研究促进协会
Inventor： 姗姗·顾-斯托普尔 , 汉斯·约阿希姆·昆泽 , 乌尔里奇·霍夫曼
CPC classification number: B81B3/0027 , B81B3/0029 , B81B2201/042 , B81B2203/0109 , B81B2203/0163 , B81C1/00357 , B81C1/00626 , B81C2201/014 , H01L29/84
Abstract: 本发明涉及一种MEMS结构，其具有由不同的层构成的叠层以及由所述叠层形成的、其厚度变化的弹簧‑质量系统，并且其中从所述叠层和所述基底的背侧开始，在横向不同的位置处移除基底、同时留下第一半导体层，或者移除基底、第一蚀刻停止层和第一半导体层，并且本发明涉及用于制造这样的结构的方法。
-
公开(公告)号：CN106276772A
公开(公告)日：2017-01-04
申请号：CN201610465132.0
申请日：2016-06-23
Applicant: 尼瓦洛克斯-法尔股份有限公司
CPC classification number: B81C1/00619 , B81B2201/035 , B81B2203/0384 , B81C1/00103 , B81C2201/0112 , B81C2201/0132 , B81C2201/0138 , B81C2201/014 , B81C2201/0188 , B81C2201/0198 , G04B13/02 , G04B13/026 , G04B13/027 , G04D99/00 , B81B7/0032 , B81B7/0074 , B81C1/00 , B81C1/00388
Abstract: 本发明涉及具有至少一个减少的接触面的硅基部件，所述硅基部件是由这样的方法形成的：所述方法结合了至少一个倾斜侧壁蚀刻步骤和竖直侧壁“博世”蚀刻，所述硅基部件特别是改进了由微加工硅基片形成的部件的摩擦性能。
-
公开(公告)号：CN106044701A
公开(公告)日：2016-10-26
申请号：CN201610235745.5
申请日：2016-04-15
Applicant: 罗伯特·博世有限公司
CPC classification number: B81C1/00182 , B81B2203/0118 , B81C2201/014 , B81C1/00349 , B81B7/02
Abstract: 本发明创造一种用于以层序列制造微机电结构(ME1)的方法和一种具有微机电结构的相应的电子构件。本方法包括：提供具有第一表面(10)的载体衬底(T1)；将隔离层(l1)施加到第一表面(10)上；使第一硅层(S1)外延生长到隔离体层(l1)上；结构化第一硅层(S1)以便在第一硅层(S1)中构造沟槽(G)；钝化第一硅层(S1)，其中，填充沟槽(G)并且在背向第一表面(10)的一侧上构成钝化层(P)；结构化钝化层(P)，其中在第一硅层(S1)中构造牺牲区域(O1)和功能区域(F1)，并且牺牲区域(O1)在背向载体衬底(T1)的一侧上至少部分地摆脱钝化层(P)；最后，移除牺牲区域(O1)。
-
公开(公告)号：CN103193193B
公开(公告)日：2016-03-30
申请号：CN201210556596.4
申请日：2012-12-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81C1/00515 , B81B7/0006 , B81B7/0077 , B81B2201/0235 , B81B2203/0315 , B81B2207/07 , B81B2207/095 , B81B2207/096 , B81C1/00293 , B81C1/00301 , B81C2201/0132 , B81C2201/014 , B81C2203/0109 , B81C2203/0118 , B81C2203/0145 , B81C2203/035 , H01L2224/11
Abstract: 微机电系统(MEMS)器件及其形成方法。该MEMS器件可以包括位于第一衬底上方的MEMS结构。该MEMS结构包括可移动元件。在第一衬底上方沉积第一导电材料并在第二衬底中蚀刻沟槽。用第二导电材料填充沟槽并在第二导电材料和第二衬底上方沉积第三导电材料。接合第一衬底和第二衬底并减薄第二衬底的背面，所述减薄暴露沟槽中的第二导电材料。
-
公开(公告)号：CN104843634A
公开(公告)日：2015-08-19
申请号：CN201510079465.5
申请日：2015-02-13
Applicant: 罗伯特·博世有限公司
CPC classification number: H01L21/311 , B81C1/00801 , B81C2201/014 , H01L21/02118 , H01L21/02164 , H01L21/02178 , H01L21/02271 , H01L21/02274 , H01L21/0228
Abstract: 本发明涉及一种用于通过以下方式结构化由两个半导体层与位于两个半导体层之间的绝缘层和/或蚀刻停止层组成的层结构的方法：在两个半导体层中的第一半导体层的第一侧上构造第一蚀刻掩膜；实施从第一外侧出发的用于结构化第一半导体层的第一蚀刻步骤，在两个半导体层中的第二半导体层的第二侧上构造第二蚀刻掩膜；实施从第二外侧出发的用于结构化第二半导体层的第二蚀刻步骤，其中，在实施第一蚀刻步骤之后并且在实施第二蚀刻步骤之前，在至少一个在第一蚀刻步骤中蚀刻的第一沟槽的至少一个沟槽壁上沉积至少一种蚀刻保护材料。本发明同样涉及一种用于微机械部件的制造方法。此外，本发明涉及一种微机械部件。
-
-
-
-
-
-
-
-
-
Search Results
682
records
(took 0.056 seconds)
