中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

125 records (took 0.028 seconds)

    Puce électronique
    51.
    发明专利
    Puce électronique 未知

    公开(公告)号：FR3117267A1

    公开(公告)日：2022-06-10

    申请号：FR2012697

    申请日：2020-12-04

    Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS SA

    Inventor： FOREST JEREMIE ,  KNOPIK VINCENT ,  SCHWARTZ LAURENT

    IPC: H01L23/60 ,  H01L23/538

    Abstract: Puce électronique comprenant un premier circuit intégré (101-a), un deuxième circuit intégré (101-b), une première liaison (102-a) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), une deuxième liaison (102-b) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), un composant monté en surface (104), le composant (104) étant configuré et placé pour limiter une perturbation électromagnétique de la première liaison (102-a) sur la deuxième liaison (102-b). Figure pour l’abrégé : Fig. 1-a

    Brouillage de la signature en courant d'un circuit intégré
    52.
    发明专利
    Brouillage de la signature en courant d'un circuit intégré 未知

    公开(公告)号：FR3117232A1

    公开(公告)日：2022-06-10

    申请号：FR2012873

    申请日：2020-12-08

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ALPS SAS

    Inventor： GOULIER JULIEN ,  BERNON PASCAL

    IPC: G06F21/55 ,  G06K19/073 ,  H04K3/00

    Abstract: Brouillage de la signature en courant d'un circuit intégré La présente description concerne un circuit intégré comprenant, entre des première et deuxième bornes (12, 14) entre lesquelles est appliquée une première tension (Vcc), une charge (16) configurée pour exécuter des traitements, un circuit (32) de fourniture d'un signal numérique (Jam_bit) à au moins deux bits à partir d'un signal binaire (jam_binary) et un convertisseur numérique-analogique (34) à sortie de courant commandé par le signal numérique et couplé entre les première et deuxième bornes en parallèle de la charge. Figure pour l'abrégé : Fig. 5

    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur
    53.
    发明专利
    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur 未知

    公开(公告)号：FR3109227B1

    公开(公告)日：2022-05-06

    申请号：FR2003733

    申请日：2020-04-14

    Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

    Inventor： BENHAMMADI JAWAD ,  MEYER SYLVAIN

    IPC: G06F11/34 ,  G06F1/3215 ,  G06F1/3237 ,  G06F11/07 ,  G06F21/70

    Abstract: Dispositif électronique, comportant un contrôleur d’interruption (CI) possédant une entrée (EC) pour recevoir un signal d’horloge contrôleur (CLK-CI), une sortie (SC) et configuré pour délivrer un signal d’interruption de sortie (ILACout) sur ladite sortie (SC) en présence dudit signal d’horloge contrôleur (CLK-CI), et un circuit de commande (CC). Le circuit de commande possède, une interface d’entrée pour recevoir au moins un signal d’interruption (ILACin) susceptible d’émaner d’au moins un équipement externe (EQ1, EQ2, EQ3) au dispositif, une entrée d’horloge (ECK) pour recevoir un signal d’horloge externe (CLK), et des moyens de commande connectés à l’interface d’entrée et à l’entrée d’horloge (ECK). Les moyens de commandes sont configurés pour générer automatiquement le signal d’horloge contrôleur (CLK-CI) à partir du signal d’horloge externe (CLK) en présence dudit au moins un signal d’interruption (ILACin) et jusqu’à une délivrance du signal d’interruption de sortie (ILACout) correspondant. Figure pour l’abrégé : Fig 1

    CIRCUIT INTÉGRÉ CONFIGURÉ POUR RÉALISER DES OPÉRATIONS DE CHIFFREMENT SYMÉTRIQUE SANS TRANSMISSION DE CLÉ SECRÈTE
    54.
    发明专利
    CIRCUIT INTÉGRÉ CONFIGURÉ POUR RÉALISER DES OPÉRATIONS DE CHIFFREMENT SYMÉTRIQUE SANS TRANSMISSION DE CLÉ SECRÈTE 未知

    公开(公告)号：FR3106910B1

    公开(公告)日：2022-02-18

    申请号：FR2000996

    申请日：2020-01-31

    Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ALPS SAS

    Inventor： PELISSIER GILLES ,  ANQUET NICOLAS ,  LE-GOASCOZ DELPHINE

    IPC: G06F21/62 ,  G06F21/60 ,  G06F21/78 ,  G06K19/07 ,  H04L9/30

    Abstract: L’invention concerne un circuit intégré comprenant un environnement matériel sécurisé (EMS) comprenant : - une première entrée pour recevoir un numéro de clé (IV),- un dispositif de génération de clé (SK_GEN2) pour générer une clé secrète (SK) à partir du numéro de clé (IV) et d’une clé unique (HUK),- un dispositif (TAG_GEN2) de génération de signature associée au numéro de clé (IV), - une deuxième entrée pour recevoir des données binaires chiffrées (E_DAT),- un dispositif de déchiffrement (DCH) configuré pour déchiffrer lesdites données binaires chiffrées (E_DAT) en utilisant la clé secrète (SK), - une troisième entrée configurée pour recevoir une signature d’authentification (EXP_TAG), - un dispositif d’authentification (AUT) configuré pour autoriser l’utilisation de la clé secrète (SK) pour déchiffrer lesdites données binaires chiffrées (E_DAT) si la signature (TAG) générée par le dispositif (TAG_GEN2) de génération de signature est identique à la signature d’authentification (EXP_TAG). Figure pour l’abrégé : Figure 4

    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur
    55.
    发明专利
    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur 未知

    公开(公告)号：FR3109227A1

    公开(公告)日：2021-10-15

    申请号：FR2003733

    申请日：2020-04-14

    Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

    Inventor： BENHAMMADI JAWAD ,  MEYER SYLVAIN

    IPC: G06F11/34 ,  G06F1/3215 ,  G06F1/3237 ,  G06F11/07 ,  G06F21/70

    Abstract: Dispositif électronique, comportant un contrôleur d’interruption (CI) possédant une entrée (EC) pour recevoir un signal d’horloge contrôleur (CLK-CI), une sortie (SC) et configuré pour délivrer un signal d’interruption de sortie (ILACout) sur ladite sortie (SC) en présence dudit signal d’horloge contrôleur (CLK-CI), et un circuit de commande (CC). Le circuit de commande possède, une interface d’entrée pour recevoir au moins un signal d’interruption (ILACin) susceptible d’émaner d’au moins un équipement externe (EQ1, EQ2, EQ3) au dispositif, une entrée d’horloge (ECK) pour recevoir un signal d’horloge externe (CLK), et des moyens de commande connectés à l’interface d’entrée et à l’entrée d’horloge (ECK). Les moyens de commandes sont configurés pour générer automatiquement le signal d’horloge contrôleur (CLK-CI) à partir du signal d’horloge externe (CLK) en présence dudit au moins un signal d’interruption (ILACin) et jusqu’à une délivrance du signal d’interruption de sortie (ILACout) correspondant. Figure pour l’abrégé : Fig 1

    Détection d'erreurs
    58.
    发明专利
    Détection d'erreurs 未知

    公开(公告)号：FR3100347A1

    公开(公告)日：2021-03-05

    申请号：FR1909723

    申请日：2019-09-04

    Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

    Inventor： ROMAIN FABRICE ,  LISART MATHIEU ,  ARNOULD PATRICK

    IPC: G06F12/02

    Abstract: Détection d'erreurs La présente description concerne un procédé d'écriture en mémoire d'une donnée (Data1), dans lequel : - un mot binaire (Code1), représentatif de ladite donnée (Data1) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et - ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et - ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105), ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Data1) et de ladite adresse (AddL1). Figure pour l'abrégé : Fig. 1

Patent Agency Ranking