公开(公告)号：KR1019930018573A

公开(公告)日：1993-09-22

申请号：KR1019920003299

申请日：1992-02-29

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: G11B15/087

Abstract: 비디오 엔벨로프 검출기능을 사용하여 화면에 나타나는 노이즈바의 갯수를 파악하여 현재의 테이프 모드를 판별하기 위한 테이프 모드판별방식에 관한 것이다.
임의의 테이프(5)를 로딩한 상태에서 일반재생 및 서치시 캡스턴 모터(2) 및 드럼모터(3)로 부터 발생되는 소정의 주파수 신호인 캡스턴 스피드제어용 펄스(CFG), 캡스턴 위상제어용 펄스(CTL), 드럼 스피드제어용 펄스(DFG), 드럼위상 제어용 펄스(DPG)신호가 마이콤(1)의 (A,B,C,D)단자에 입력되도록 하고, 또한, 테이프(5)로부터 출력되는 오디오신호(Os)는 캡스턴 위상제어용 펄스신호(CTL)에 실어 입력하며, 한편, 드럼모터(3)로부터 출력되는 비디오 신호(Vs)는 비디오 엔벨로프 검출부(4)를 통하여 노이즈바의 갯수를 파악하기 위한 마이콤(1)의 (E)단자를 입력토록하여 하드웨어적으로 처리하도록 회로를 간단하게 구성하여 테이프 모드를 판별 가능하게 한 비디오 엔벨로프 검출기능에 의한 테이프 모드 판별 방식을 제공한다.

公开(公告)号：KR100062211B1

公开(公告)日：1993-05-24

申请号：KR1019900008331

申请日：1990-06-04

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: G11B15/18

公开(公告)号：KR2019930003414U

公开(公告)日：1993-02-26

申请号：KR2019910011425

申请日：1991-07-18

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: G11B20/02

公开(公告)号：KR1019920013371A

公开(公告)日：1992-07-28

申请号：KR1019900020288

申请日：1990-12-11

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: G11B20/02

Abstract: 내용 없음

公开(公告)号：KR1019920003281A

公开(公告)日：1992-02-29

申请号：KR1019900010363

申请日：1990-07-09

Applicant: 삼성전자주식회사

Inventor： 김철홍 ,  박영일

IPC: G11B15/473

Abstract: 내용 없음

公开(公告)号：KR1019910013714A

公开(公告)日：1991-07-31

申请号：KR1019890017992

申请日：1989-12-05

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: H03K17/00

公开(公告)号：KR101883327B1

公开(公告)日：2018-07-30

申请号：KR1020120031881

申请日：2012-03-28

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  박종철 ,  김철홍 ,  남석우 ,  윤국한

IPC: H01L21/027

CPC classification number: H01L21/308 ,  H01L21/0337 ,  H01L27/10852 ,  H01L28/92

Abstract: 미세패턴형성방법이제공된다. 미세패턴형성방법은하부막상에서제 1 방향으로연장되며, 반복적으로서로번갈아배치된제 1 및제 2 하드마스크패턴들을형성하는것, 상기제 1 및제 2 하드마스크패턴들상에서, 상기제 1 방향에수직인제 2 방향으로연장되는마스크패턴들을형성하는것, 상기마스크패턴들을식각마스크로이용하여상기제 1 하드마스크패턴들각각에제 1 오프닝들을형성하는것, 상기제 1 오프닝들및 상기마스크패턴들사이를채우는매립패턴들을형성하는것, 상기마스크패턴들을제거한후, 상기매립패턴들양측벽에스페이서들을형성하는것, 및상기매립패턴들및 상기스페이서들을식각마스크로이용하여상기제 2 하드마스크패턴들각각에제 2 오프닝들을형성하는것을포함한다.

公开(公告)号：KR1020140027797A

公开(公告)日：2014-03-07

申请号：KR1020120093854

申请日：2012-08-27

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  서정우 ,  윤경렬 ,  김철홍 ,  남석우 ,  박용직

IPC: H01L21/027

CPC classification number: H01L21/302 ,  H01L21/0337 ,  H01L21/0273

Abstract: Provided is a method for forming a semiconductor memory device. The method include a step of forming first preliminary holes arranged on an etching object layer in a first direction; a step of forming dielectric patterns filling the first preliminary holes; a step of successively and conformally forming a barrier layer and a sacrificial layer on the dielectric patterns; a step of forming etch control patterns between adjacent dielectric patterns; a step of forming a second preliminary holes by etching the sacrificial layer of a region defined by at least three adjacent dielectric patterns; and a step of forming contact holes by etching the etching object layer of a position corresponding to the first and the second preliminary holes.

Abstract translation: 提供一种形成半导体存储器件的方法。 该方法包括在第一方向上形成设置在蚀刻对象层上的第一预备孔的步骤; 形成填充所述第一预备孔的电介质图案的步骤; 在电介质图案上依次形成阻挡层和牺牲层的步骤; 在相邻电介质图案之间形成蚀刻控制图案的步骤; 通过蚀刻由至少三个相邻电介质图案限定的区域的牺牲层来形成第二预备孔的步骤; 以及通过蚀刻对应于第一和第二预备孔的位置的蚀刻对象层来形成接触孔的步骤。

公开(公告)号：KR1020120038086A

公开(公告)日：2012-04-23

申请号：KR1020100099639

申请日：2010-10-13

Applicant: 삼성전자주식회사

Inventor： 박태진 ,  김철홍

IPC: H01L21/68 ,  H01L21/683 ,  B23Q3/18 ,  H01L21/027

CPC classification number: G03B27/58 ,  G03B27/53 ,  G03F7/70775 ,  G03F9/7088 ,  H01L21/682 ,  B23Q3/186 ,  G03F7/70716 ,  G03F9/7003 ,  H01L21/0274 ,  H01L21/6831

Abstract: PURPOSE: A method for precisely aligning a wafer stage, a device thereof, and an exposure device including the same are provided to form a photoresist pattern with a desirable shape by improving overlay accuracy between a wafer stage and a reticle holder. CONSTITUTION: Diagonal directions of a wafer stage are arranged in an X axis and a Y axis(ST150). The wafer stage moves along the X axis(ST152). A first coordinate of the wafer stage is measured in a first location inclined to the X-axis(ST154). The wafer stage moves along the Y axis(ST156). A second coordinate of the wafer stage is measured in a second location inclined to the Y axis(ST158).

Abstract translation: 目的：提供用于精确对准晶片台，其装置和包括该晶片载片的曝光装置的方法，以通过提高晶片台和光罩保持器之间的重叠精度来形成具有期望形状的光致抗蚀剂图案。 构成：将晶片台的对角方向配置在X轴和Y轴（ST150）。 晶圆台沿X轴移动（ST152）。 在与X轴倾斜的第一位置测量晶片台的第一坐标（ST154）。 晶片台沿Y轴移动（ST156）。 在与Y轴倾斜的第二位置测量晶片台的第二坐标（ST158）。

公开(公告)号：KR100537877B1

公开(公告)日：2006-03-31

申请号：KR1019980049384

申请日：1998-11-18

Applicant: 삼성전자주식회사

Inventor： 김철홍

IPC: H03L7/00

Abstract: 이 발명은 디스플레이 패널을 구동하기 위한 시스템에 있어서, 컨트롤러 IC 외부 회로의 기능이 컨트롤러 IC에 내장되며 디지탈 방식에 의해 구동하는 컨트롤러 내장형 디지탈 위상 동기 루프에 관한 것으로서,
입력된 시스템 클럭 신호의 주파수를 분주시켜 일정한 주파수를 갖는 기준 클럭 신호를 발생하고 이 클럭 신호의 위상을 위상 조정 신호에 따라 조정하는 클럭 신호 발생기와, 상기 클럭 신호 발생기로부터 입력되는 기준 클럭 신호의 상승 또는 하강연을 기준으로 기준 동기 신호의 좌측 및 우측 구간의 펄스수를 각각 카운팅한 후 카운팅된 두 펄스수의 차를 구하여 상기 두 신호의 위상차를 검출하는 위상차 검출기와, 상기 위상차 검출기를 통해 출력되는 위상차 신호를 디지탈 필터링하여 위상 가변값을 설정하는 디지탈 LPF와, 상기 디지탈 LPF를 통해 설정된 위상 가변값의 윈도우를 설정하는 윈도우 설정기와, 상기 윈도우 설정기로부터 출력되는 최종 위상 가변값을 연산하여 위상 조정 신호를 발생하고 이를 상기 클럭 신호 발생기로 출력하는 위� � 조정 연산기를 포함한다.