公开(公告)号：KR1020060005935A

公开(公告)日：2006-01-18

申请号：KR1020040054939

申请日：2004-07-14

Applicant: 삼성전자주식회사

Inventor： 정원철 ,  박재현

IPC: G11C11/15

CPC classification number: H01L43/08 ,  G11C11/16 ,  H01L27/222 ,  G11C11/161 ,  G11C5/02

Abstract: A magnetic random access memory (MRAM) device may include a substrate, a first magnetic layer on the substrate, and a digit line on the first magnetic layer. A magnetic tunnel junction structure may be provided adjacent the digit line, and a bit line may be provided on the magnetic tunnel junction structure such that the magnetic tunnel junction structure is between the bit line and the digit line. In addition, a second magnetic layer may be provided on the bit line.

公开(公告)号：KR100541555B1

公开(公告)日：2006-01-11

申请号：KR1020040019007

申请日：2004-03-19

Applicant: 삼성전자주식회사

Inventor： 박재현 ,  김형준 ,  정원철 ,  정창욱

IPC: G11C11/15

Abstract: 도금층으로 둘러싸인 분할된 서브 디지트 라인들을 갖는 자기 램 셀들 및 그 제조방법들이 제공된다. 상기 자기 램 셀들은 반도체기판 상부에 형성된 제1 및 제2 서브 디지트 라인들을 구비한다. 상기 제1 서브 디지트 라인의 하부면 및 상기 제1 서브 디지트 라인의 상기 하부면에 인접하면서 상기 제2 서브 디지트 라인의 반대편에 위치하는 외측벽(outer sidewall)은 제1 도금층 패턴으로 덮여진다. 이와 마찬가지로, 상기 제2 서브 디지트 라인의 하부면 및 상기 제2 서브 디지트 라인의 상기 하부면에 인접하면서 상기 제1 서브 디지트 라인의 반대편에 위치하는 외측벽은 제2 도금층 패턴으로 덮여진다. 상기 제1 및 제2 서브 디지트 라인들 및 상기 제1 및 제2 도금층 패턴들은 층간절연층 내에 그루브를 형성하고, 상기 그루브의 측벽들 및 바닥면을 덮는 도금층 패턴과 아울러서 상기 도금층 패턴에 의해 둘러싸여진 공간을 채우는 디지트 라인을 형성하고, 상기 디지트 라인 및 도금층 패턴을 패터닝함으로써 형성된다.

公开(公告)号：KR100532352B1

公开(公告)日：2005-12-01

申请号：KR1020030057771

申请日：2003-08-21

Applicant: 삼성전자주식회사

Inventor： 문정호 ,  유재민 ,  이돈우 ,  권철순 ,  윤인구 ,  이용선 ,  박재현

IPC: H01L27/10

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11539

Abstract: 메모리 소자와 로직 회로가 머지된 반도체 장치 및 반도체 장치의 제조 방법에 개시되어 있다. 상기 반도체 장치는 메모리 셀 영역과 로직 영역으로 구분된 기판에서, 상기 메모리 셀 영역 상에 형성된 스프릿 게이트 전극 구조물과, 상기 스프릿 게이트 전극 구조물 및 기판 표면에 형성된 실리콘 산화막과, 상기 실리콘 산화막이 형성되어 있는 스프릿 게이트 전극 구조물의 양측면에 구비되고, 하부 측면이 상부 측면에 비해 측방으로 돌출된 형상을 갖는 워드 라인 및 상기 로직 영역에 형성되고, 상기 워드 라인의 채널 길이에 비해 얇은 두께를 갖는 로직 게이트 패턴을 포함한다. 상기 워드 라인의 하부 측면이 돌출되어 채널 길이를 증가시킬 수 있다.

公开(公告)号：KR3003986800000S

公开(公告)日：2005-11-15

申请号：KR3020040038553

申请日：2004-12-15

Applicant: 삼성전자주식회사

Designer： 왕지연 ,  박재현 ,  정민화 ,  홍순기

公开(公告)号：KR1020050091254A

公开(公告)日：2005-09-15

申请号：KR1020040016599

申请日：2004-03-11

Applicant: 삼성전자주식회사

Inventor： 정원철 ,  박재현 ,  이은영

IPC: G11C11/15

Abstract: 자기 램 소자의 새로운 기록방법을 제공한다. 선택된 자기터널접합체에 접속된 선택된 자화용이 축 라인에 임계전류보다 큰 제1 자화용이 축 전류를 인가한다. 아울러서 선택된 자화곤란 축 라인에는 상기 제1 자화용이 축 전류보다 작은 제1 자화곤란 축 전류를 인가한다. 동시에 상기 선택된 자화곤란 축 라인을 제외한 모든 비 선택된 자화곤란 축 라인들에 상기 제1 자화곤란 축 전류보다 큰 제2 자화곤란 축 전류를 인가한다. 상기 자기터널접합체는 고정강자성층, 터널장벽층, 및 합성반강자성(synthetic anti-ferromagnetic, SAF ) 구조의 자유층이 차례로 적층된 구조를 포함할 수 있다. 상기 합성반강자성 구조는 교환스페이서층에 의해 분리된 하부강자성 층과 상부강자성 층을 포함할 수 있다.

公开(公告)号：KR1020050077157A

公开(公告)日：2005-08-01

申请号：KR1020040005088

申请日：2004-01-27

Applicant: 삼성전자주식회사

Inventor： 정원철 ,  박재현 ,  이은영

IPC: G11C11/15

CPC classification number: G11C11/16 ,  G11C7/18 ,  G11C11/15 ,  H01L27/222 ,  H01L43/08

Abstract: 자기 캐핑층을 갖는 엠램 소자 및 그 제조방법을 제공한다. 이 소자는 기판 상에 형성된 복수개의 디짓 라인(digit line)들과 상기 디짓 라인들과 교차하여 형성된 복수개의 비트 라인(bit line)들을 포함한다. 상기 디짓 라인과 상기 비트 라인 사이에 자기 저장 요소(magnetic storage element)가 각각 개재된다. 상기 비트라인들과 절연되어 상기 비트라인들의 상부 및 측벽에 비트라인 자기 캐핑층(bit line magnetic capping layer)이 콘포말하게 형성된다. 상기 자기 저장 요소의 상부를 가로지르는 복수개의 비트라인을 각각 상기 자기 저장 요소 상에 형성하고, 상기 비트라인들의 상부 및 측벽을 콘포말하게 덮는 캐핑 절연막을 형성한 후, 상기 캐핑 절연막 상에 상기 비트라인들의 상부 및 측벽을 콘포말하게 덮는 비트라인 자기 캐핑층을 형성할 수 있다.

公开(公告)号：KR1020050011060A

公开(公告)日：2005-01-29

申请号：KR1020030049899

申请日：2003-07-21

Applicant: 삼성전자주식회사

Inventor： 박재현 ,  정민제

IPC: H01L21/28

Abstract: PURPOSE: A method of manufacturing a semiconductor device with contact holes for metal lines is provided to reduce manufacturing time and fabrication costs by forming the contact holes using in-situ processing under a carbon-rich process gas atmosphere. CONSTITUTION: An etch stop layer(140) and predetermined layers(143,146) are sequentially formed on a semiconductor substrate(100) with buried contact plugs(136). A plurality of contact holes(158) for exposing the buried contact plugs to the outside are formed in the resultant structure by etching sequentially the predetermined layers and the etch stop layer using in-situ processing under a carbon-rich process gas condition.

Abstract translation: 目的：提供一种制造具有用于金属线的接触孔的半导体器件的方法，以通过在富碳工艺气体气氛下使用原位处理形成接触孔来减少制造时间和制造成本。 构成：在具有埋入式接触塞（136）的半导体衬底（100）上依次形成蚀刻停止层（140）和预定层（143,146）。 通过在富碳处理气体条件下使用原位处理依次蚀刻预定层和蚀刻停止层，在所得到的结构中形成用于将埋入的接触塞暴露于外部的多个接触孔（158）。

公开(公告)号：KR100435261B1

公开(公告)日：2004-06-11

申请号：KR1020020046499

申请日：2002-08-07

Applicant: 삼성전자주식회사

Inventor： 권철순 ,  유재민 ,  김진우 ,  박재현 ,  김용희 ,  이돈우 ,  김대근 ,  박상욱 ,  김주찬 ,  김국민 ,  조민수 ,  류의열

IPC: H01L27/115

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: The method of manufacturing a split gate flash memory device includes the steps of (a) providing a semiconductor substrate of a conductivity type opposite to that of a first junction region; (b) sequentially forming a first dielectric film, a first conductive film, a second dielectric film and a third dielectric film on an overall upper face of the substrate; (c) etching the third dielectric film by a given thickness so as to expose the second dielectric film; (d) removing the exposed second dielectric film, and eliminating the remaining third dielectric film; (e) etching the first conductive film and the second dielectric film by a given thickness so as to partially expose the first conductive line and the first conductive film; (f) forming a fourth dielectric film on a portion of the exposed first conductive line and first conductive film; (g) eliminating the remaining second dielectric film remained, and exposing the first conductive film provided in a lower part thereof; and (h) etching the first dielectric film and the first conductive film exposed by the removal of the second dielectric film using the fourth dielectric film as an etch mask, and forming a second gate dielectric film and a word line.

Abstract translation: 制造分栅快闪存储器件的方法包括以下步骤：（a）提供导电类型与第一结区的导电类型相反的半导体衬底; （b）在衬底的整个上表面上顺序地形成第一电介质膜，第一导电膜，第二电介质膜和第三电介质膜; （c）将第三电介质膜蚀刻一定的厚度以暴露第二电介质膜; （d）去除暴露的第二介电膜，并去除剩余的第三介电膜; （e）将所述第一导电膜和所述第二电介质膜蚀刻预定的厚度，以部分暴露所述第一导电线和所述第一导电膜; （f）在暴露的第一导线和第一导电膜的一部分上形成第四介电膜; （g）除去剩余的第二电介质膜，并暴露设置在其下部的第一导电膜; （h）使用第四电介质膜作为蚀刻掩模，蚀刻通过去除第二电介质膜而暴露的第一电介质膜和第一导电膜，以及形成第二栅极电介质膜和字线。

公开(公告)号：KR1020040006351A

公开(公告)日：2004-01-24

申请号：KR1020020040602

申请日：2002-07-12

Applicant: 삼성전자주식회사

Inventor： 김인수 ,  박재현

IPC: H01L21/3065

Abstract: PURPOSE: An apparatus for fabricating a semiconductor device is provided to reduce the process time, the power consumption, and the process gas by processing two or more wafers within a unit process. CONSTITUTION: An apparatus for fabricating a semiconductor device includes a body(22), an upper electrode(24), and a chuck assembly(26). The body(22) has a structure for forming selectively the atmosphere of vacuum pressure. The upper electrode(24) is installed at an upper part within the body(22) in order to apply the RF power, selectively. Two or more wafers(W) are loaded on the chuck assembly(26). The RF power is applied to the chuck assembly(26). The chuck assembly(26) is used for receiving the wafers(W) from a wafer transferring unit.

Abstract translation: 目的：提供一种用于制造半导体器件的装置，以通过在单元工艺中处理两个或更多个晶片来减少处理时间，功耗和处理气体。 构成：用于制造半导体器件的装置包括主体（22），上电极（24）和卡盘组件（26）。 主体（22）具有用于选择性地形成真空压力的气氛的结构。 上电极（24）安装在主体（22）的上部，以便选择地施加RF功率。 两个或更多个晶片（W）装载在卡盘组件（26）上。 RF功率被施加到卡盘组件（26）。 卡盘组件（26）用于从晶片传送单元接收晶片（W）。

公开(公告)号：KR1020020096391A

公开(公告)日：2002-12-31

申请号：KR1020010034808

申请日：2001-06-19

Applicant: 삼성전자주식회사

Inventor： 박재현

IPC: H01L21/027

Abstract: PURPOSE: An ultraviolet bake apparatus for manufacturing semiconductors is provided to prevent a contamination of a processing chamber due to exhaustion of particles by using a filter. CONSTITUTION: The ultraviolet bake apparatus comprises a housing, a bulb axis(130), a motor(120), a bulb(140), an air tube(240), a plurality of air outlets(250), and a filter(300). The housing is composed of an upper housing(100) and a lower housing(200) having a curved mirror(210). The filter(300) is formed at the air outlets(250) for filtering particles in air when exhausting air from inner part of the housing to outer part. The filter(300) further includes an outer frame(320) having a plurality of connecting holes and a mesh net(310).

Abstract translation: 目的：提供一种用于制造半导体的紫外线烘烤装置，以防止由于通过使用过滤器而使颗粒耗尽而对处理室造成的污染。 构成：紫外线烘烤装置包括壳体，灯泡轴线（130），电动机（120），灯泡（140），空气管（240），多个空气出口（250）和过滤器（300） ）。 壳体由具有弯曲镜（210）的上壳体（100）和下壳体（200）组成。 过滤器（300）形成在空气出口（250）处，用于在将空气从壳体的内部排出到外部部分时将空气中的颗粒过滤。 过滤器（300）还包括具有多个连接孔和网状网（310）的外框架（320）。