公开(公告)号：KR1020070013724A

公开(公告)日：2007-01-31

申请号：KR1020050068291

申请日：2005-07-27

Applicant: 삼성전자주식회사

Inventor： 진범준 ,  박홍배 ,  신유균 ,  강상범

IPC: H01L21/336

Abstract: A method of forming a gate structure of a semiconductor device is provided to restrain the degradation of a transistor and to improve the reliability of the transistor by using a dual gate insulating layer structure. A silicon oxide layer is formed on a semiconductor substrate(100) with a high voltage region and a low voltage region. A first gate insulating layer(120b) is formed on the resultant structure by removing the silicon oxide layer from the low voltage region of the substrate. A thin film made of a metallic oxide is formed on the resultant structure. A second insulating layer(140b) is formed on the resultant structure by removing the thin film from the first insulating layer. A conductive layer is uniformly formed on the resultant structure.

Abstract translation: 提供一种形成半导体器件的栅极结构的方法，以通过使用双栅极绝缘层结构来抑制晶体管的劣化并提高晶体管的可靠性。 在具有高电压区域和低电压区域的半导体衬底（100）上形成氧化硅层。 通过从衬底的低电压区域去除氧化硅层，在所得结构上形成第一栅极绝缘层（120b）。 在所得结构上形成由金属氧化物制成的薄膜。 通过从第一绝缘层去除薄膜，在所得结构上形成第二绝缘层（140b）。 在所得结构上均匀地形成导电层。

公开(公告)号：KR100611072B1

公开(公告)日：2006-08-10

申请号：KR1020040063073

申请日：2004-08-11

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  신유균 ,  강상범

IPC: H01L21/316

CPC classification number: H01L21/02194 ,  C23C16/405 ,  C23C16/45529 ,  C23C16/45531 ,  H01L21/0228 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31604 ,  H01L21/31645 ,  H01L29/513 ,  H01L29/517

Abstract: 원자층 적층 방법과 이를 이용한 게이트 구조물 및 커패시터의 제조 방법에 있어서, 제1 반응 물질로서 하프늄 전구체를 기판의 상부로 도입한 후, 상기 제1 반응 물질의 제1 부분은 상기 기판 상에 화학 흡착시키고, 제2 부분은 물리 흡착시킨다. 그리고, 상기 기판의 상부로 산화제를 도입한 후, 상기 제1 반응 물질의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 하프늄-산화물을 함유하는 제1 고상 물질을 형성한다. 이어서, 제2 반응 물질로서 티타늄 전구체를 상기 제1 고상 물질의 상부로 도입하여 상기 제2 반응 물질의 제1 부분은 상기 제1 고상 물질 상에 화학 흡착시키고, 제2 부분은 물리 흡착시킨다. 계속해서, 상기 제1 고상 물질의 상부로 산화제를 도입하여 상기 제2 반응 물질의 제1 부분과 상기 산화제를 화학적으로 반응시킴으로서 상기 제1 고상 물질 상에 티타늄-산화물을 함유하는 제2 고상 물질을 형성한다.

公开(公告)号：KR100593659B1

公开(公告)日：2006-06-28

申请号：KR1020040056865

申请日：2004-07-21

Applicant: 삼성전자주식회사

Inventor： 진범준 ,  박홍배 ,  강상범 ,  신유균

IPC: H01L21/205 ,  H01L21/31 ,  H01L21/336

CPC classification number: H01L21/02148 ,  C23C16/401 ,  C23C16/45531 ,  H01L21/02208 ,  H01L21/0228 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/31645 ,  H01L29/517

Abstract: 원자층 적층 방법에 있어서, 제1 반응 물질로서 TEMAH를 기판의 상부로 도입한 후, 상기 제1 반응 물질의 제1 부분은 상기 기판 상에 화학 흡착시키고, 제2 부분은 물리 흡착시킨다. 이어서, 상기 제1 반응 물질의 제1 부분과 상기 산화제를 화학적으로 반응시킨다. 그 결과, 상기 기판 상에는 하프늄-산화물을 함유하는 제1 고상 물질이 형성된다. 계속해서, 제2 반응 물질로서 TEMAS를 상기 제1 고상 물질의 상부로 도입한 후, 상기 제2 반응 물질의 제1 부분은 상기 제1 고상 물질 상에 화학 흡착시키고, 제2 부분은 물리 흡착시킨다. 이어서, 상기 제2 반응 물질의 제1 부분과 상기 산화제를 화학적으로 반응시킨다. 그 결과, 상기 제1 고상 물질 상에는 실리콘-산화물을 함유하는 제2 고상 물질이 형성된다. 이에 따라, 상기 기판 상에는 하프늄-실리콘-산화물을 함유하는 고체 박막 즉, 하프늄 실리콘 산화막이 형성된다.

公开(公告)号：KR100584783B1

公开(公告)日：2006-05-30

申请号：KR1020050015224

申请日：2005-02-24

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  조학주 ,  신유균 ,  강상범

IPC: H01L21/20

Abstract: 기판 상에 복합막을 형성하는 방법에서, 상기 복합막은 제1유전막과 제2유전막을 포함한다. 하프늄 산화물 또는 하프늄 실리콘 산화물을 포함하는 제1유전막은 원자층 증착을 통해 상기 기판 상에 형성되며, 하프늄 질화물을 포함하는 제2유전막은 원자층 증착을 통해 상기 제1유전막 상에 형성된다. 상기 복합막 내의 질소 프로파일은 상기 제1유전막의 두께와 상기 제2유전막의 두께를 조절함으로써 용이하게 조절될 수 있다. 따라서, 상기 복합막이 게이트 구조물 또는 커패시터와 같은 반도체 장치에 적용될 경우, 상기 복합막을 통한 불순물의 침투 및 누설 전류를 효과적으로 억제할 수 있으며, 이에 따라 상기 반도체 장치의 전기적 특성이 향상될 수 있다.

Abstract translation: 在基板上形成复合膜的方法中，复合膜包括第一电介质膜和第二电介质膜。 通过原子层沉积在所述基板上形成有含有第一介电层氧化铪或铪硅氧化物，形成通过原子层沉积在第一介电层上设置含有氮化铪的第二介电层。 通过调整第一介电层的厚度和第二介电层的厚度可以容易地控制复合膜中的氮分布。 因此，当将复合膜应用于诸如栅极结构或电容器的半导体器件时，可以有效地抑制杂质渗透和漏电流穿过复合膜，由此改善半导体器件的电特性。

公开(公告)号：KR100555543B1

公开(公告)日：2006-03-03

申请号：KR1020030098232

申请日：2003-12-27

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  박홍배 ,  김봉현 ,  김성태 ,  권종완 ,  이정현 ,  김기철 ,  임재순 ,  남갑진 ,  김영선

IPC: H01L21/205

CPC classification number: H01L21/0228 ,  C23C16/308 ,  C23C16/45531 ,  C23C16/56 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02205 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/3143 ,  H01L21/31645

Abstract: 원자층 증착법에 의한 고유전막 형성 방법 및 그 고유전막을 갖는 커패시터의 제조 방법을 개시한다. 본 발명에 따른 고유전막 형성 방법은, 원자층 증착법을 사용하여 고유전율의 유전막을 형성하는 방법으로서, 금속 성분을 포함하는 전구체를 공급한 후 퍼지하는 단계와, 산화제를 공급한 후 퍼지하는 단계와, 질소 성분을 포함하는 반응 소스를 공급한 후 퍼지하는 단계를 포함한다.
고유전막, 원자층 증착법

公开(公告)号：KR1020020035080A

公开(公告)日：2002-05-09

申请号：KR1020020021685

申请日：2002-04-19

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  황두섭 ,  유차영 ,  박영욱 ,  박홍배

IPC: H01L27/108

Abstract: PURPOSE: A method for fabricating a capacitor of a semiconductor device is provided to reduce impurities remaining on a lower electrode or in a high dielectric layer, by performing an ozone or plasma annealing process as a pre-treatment process after the lower electrode is formed or by performing an ozone or plasma annealing process as a post-treatment process after the high dielectric layer is formed. CONSTITUTION: The lower electrode is formed on a semiconductor substrate(1). A pre-treatment process is performed regarding the lower electrode. A dielectric layer is formed on the lower electrode. The dielectric layer is annealed in an atmosphere of an oxygen radical or plasma, and a post-treatment process is performed. An upper electrode is formed on the post-treated dielectric layer. The pre-treatment process, the process for forming the dielectric layer and the post-treatment process are performed in the same chamber.

Abstract translation: 目的：提供一种用于制造半导体器件的电容器的方法，以通过在形成下电极之后进行臭氧或等离子体退火处理作为预处理工艺来减少残留在下电极或高介电层中的杂质，或 通过在形成高介电层之后进行臭氧或等离子体退火处理作为后处理工艺。 构成：下电极形成在半导体衬底（1）上。 对下电极进行预处理。 电介质层形成在下电极上。 电介质层在氧自由基或等离子体的气氛中进行退火，进行后处理工序。 在后处理电介质层上形成上电极。 在相同的室中进行预处理工艺，形成介电层的工艺和后处理工艺。

公开(公告)号：KR1020010036043A

公开(公告)日：2001-05-07

申请号：KR1019990042879

申请日：1999-10-05

Applicant: 삼성전자주식회사

Inventor： 황두섭 ,  박홍배 ,  강창석 ,  유차영

IPC: H01L21/316

Abstract: PURPOSE: A method for manufacturing a high dielectric layer of a semiconductor device is provided to control growth of a protrusion in the high dielectric layer and to form a uniform surface of the high dielectric layer, by alternatively supplying different oxidation gas. CONSTITUTION: The first gas composed of source gas and oxygen atoms only which are need to form a high dielectric layer(40) is supplied to a substrate(10) to form the first thin film(22) on the substrate. The second gas composed of at least one of a group composed of N2O, O2, O3, NOx, N2 and Ar includes at least one atom except an oxygen atom, and is supplied to the surface of the first thin film together with the source gas to evaporate the second thin film(24). The processes for evaporating the first and second thin films are repeated at least twice.

Abstract translation: 目的：提供一种用于制造半导体器件的高介电层的方法，以通过交替地供应不同的氧化气体来控制高电介质层中的突起的生长并形成高介电层的均匀表面。 构成：仅由需要形成高介电层（40）的源气体和氧原子构成的第一气体被供给到基板（10），以在基板上形成第一薄膜（22）。 由N 2 O，O 2，O 3，NO x，N 2和Ar组成的组中的至少一个构成的第二气体包括除了氧原子以外的至少一个原子，并与源气体一起供给到第一薄膜的表面 以蒸发第二薄膜（24）。 蒸发第一和第二薄膜的方法重复至少两次。

公开(公告)号：KR1020010027867A

公开(公告)日：2001-04-06

申请号：KR1019990039839

申请日：1999-09-16

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  황두섭 ,  유차영 ,  박영욱 ,  박홍배

IPC: H01L27/108

CPC classification number: H01L28/60 ,  H01L21/321 ,  H01L28/55

Abstract: PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to decrease a leakage current by reducing impurities remaining in a storage electrode or high dielectric layer. CONSTITUTION: A dielectric layer is formed on a storage electrode. The dielectric layer is annealed in an atmosphere of oxygen radical or plasma, and is after-treated. A plate electrode is formed on the after-treated dielectric layer. The deposition of the dielectric layer and the after-treatment are peformed in the same chamber. The oxygen radical atmosphere is an acid atmosphere containing ozone.

Abstract translation: 目的：提供一种用于制造半导体器件的电容器的方法，通过减少存储电极或高介电层中残留的杂质来减少泄漏电流。 构成：在存储电极上形成介电层。 电介质层在氧自由基或等离子体气氛中进行退火，进行后处理。 在后处理电介质层上形成平板电极。 电介质层的沉积和后处理在同一个室内进行。 氧自由基气氛是含有臭氧的酸性气氛。

公开(公告)号：KR100269291B1

公开(公告)日：2000-10-16

申请号：KR1019970005566

申请日：1997-02-24

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  유차영 ,  신명환 ,  배재현

IPC: H01L21/302

Abstract: PURPOSE: A method for cleaning a wafer is provided, which can remove a film formation solution coated on a front surface and a back surface edge part of the wafer while forming a ferroelectric using a Sol-Gel method. CONSTITUTION: According to the method, a PZT(PbZrTiO3) solution coated on a front surface edge part of the wafer(11) is removed with a DI(Deionized) water, and a PZT solution coated on a back surface edge part is removed with an IPA(IsoProphyl Alcohol). Thus, particles can be prevented which are generated during a high temperature annealing process and following processes. The method includes a step of coating a solution containing a component of a film to be formed as a dielectric film on the wafer(11), and a step of rinsing the wafer(11) coated with the solution containing a ferroelectric.

Abstract translation: 目的：提供一种用于清洁晶片的方法，其可以使用Sol-Gel方法除去涂覆在晶片的前表面和后表面边缘部分上的成膜溶液，同时形成铁电体。 构成：根据该方法，用DI（去离子水）除去涂布在晶片（11）的前表面边缘部分上的PZT（PbZrTiO 3）溶液，并且将涂覆在背面边缘部分上的PZT溶液用 IPA（异丙醇）。 因此，可以防止在高温退火工艺和后续工艺中产生的颗粒。 该方法包括在晶片（11）上涂布含有要作为电介质膜形成的膜的成分的溶液的步骤，以及对含有铁电体的溶液进行了涂覆的晶片（11）的步骤。

公开(公告)号：KR1019990085675A

公开(公告)日：1999-12-15

申请号：KR1019980018230

申请日：1998-05-20

Applicant: 삼성전자주식회사

Inventor： 박홍배 ,  호리이히데끼

IPC: H01L27/04 ,  H01L27/108

Abstract: 메탈로-오가닉스에 의하여 형성된 전극을 갖춘 커패시터 제조 방법에 관하여 개시한다. 본 발명은 반도체 기판상에 부도체 패턴을 형성하는 단계와, MOD(Metallo-organic deposition)법을 이용하여 상기 부도체 패턴 사이의 공간을 백금 메탈로-오가닉스막으로 채우는 단계와, 상기 백금 메탈로-오가닉스막을 소결시키는 단계와, 상기 백금 메탈로-오가닉스막을 결정화시키는 단계와, 상기 부도체 패턴을 제거하고 상기 결정화된 백금 메탈로-오가닉스막으로 이루어지는 하부 전극을 남기는 단계와, 상기 하부 전극 위에 유전막을 형성하는 단계와, 상기 유전막 위에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법을 제공한다.