公开(公告)号：KR1020110092546A

公开(公告)日：2011-08-18

申请号：KR1020100012022

申请日：2010-02-09

Applicant: 삼성전자주식회사

Inventor： 이정훈 ,  박창민 ,  신종찬 ,  여정호

IPC: H01L21/027

CPC classification number: G03F7/0002 ,  B82Y10/00 ,  B82Y40/00 ,  B29C59/022 ,  G03F7/70383

Abstract: PURPOSE: A nano imprint device and a method for manufacturing a semiconductor device using the same are provided to correct the deformation of a template for a nano imprint according to a position by applying a voltage to each piezo materials of a deformation correcting device. CONSTITUTION: A substrate(20) is arranged on a chuck(10). A hard mask layer(30) is formed on the substrate. A template for a nano imprint is arranged on the hard mask layer. A deformation correcting device(50) is arranged on the template for the nano imprint and corrects the deformation of the template for the nano imprint.

Abstract translation: 目的：提供纳米压印装置和使用其的半导体装置的制造方法，以通过向变形校正装置的每个压电材料施加电压来根据位置校正用于纳米压印的模板的变形。 构成：将衬底（20）布置在卡盘（10）上。 在基板上形成硬掩模层（30）。 用于纳米印记的模板布置在硬掩模层上。 在纳米压印模板上设置变形校正装置（50），并校正纳米压印模板的变形。

公开(公告)号：KR1020110006080A

公开(公告)日：2011-01-20

申请号：KR1020090063547

申请日：2009-07-13

Applicant: 삼성전자주식회사

Inventor： 우석훈 ,  여정호 ,  조병옥 ,  박주온 ,  박창민 ,  김원선

IPC: G01N21/25 ,  G01B11/30

CPC classification number: G01B11/06 ,  G01B11/02 ,  G01B11/24 ,  G01B2210/56 ,  G01N21/956 ,  G01N2021/95615 ,  G03F7/70625

Abstract: PURPOSE: A structure inspecting method is provided to facilitate the measurement of the line width and thicknesses of structure by removal in processes of offsetting measurement difference between a model and a structure to be measured. CONSTITUTION: A structure inspecting method comprises following steps. A preliminary spectrum of standard diffraction intensity according to the line widths of the standard structures is prepared(S100). The linear spectrum is obtained from the preliminary spectrum in a fixed line width range(S110). The first light is incident to a structure formed on a structure to be measured(S120). The diffracted measurement diffraction intensity is measured from the structure(S130). The line width of the structure is obtained from the measurement diffraction intensity using the linear spectrum(S140).

Abstract translation: 目的：提供一种结构检查方法，以便在模拟和待测量结构之间的测量差异偏移的过程中通过去除在线宽度和结构厚度的测量。 构成：结构检查方法包括以下步骤。 准备根据标准结构的线宽的标准衍射强度的初步光谱（S100）。 从固定线宽范围的初步光谱获得线性光谱（S110）。 第一光入射到待测结构上形成的结构（S120）。 从结构（S130）测量衍射测量衍射强度。 使用线性光谱从测量衍射强度获得结构的线宽（S140）。

公开(公告)号：KR1020100103211A

公开(公告)日：2010-09-27

申请号：KR1020090021716

申请日：2009-03-13

Applicant: 삼성전자주식회사

Inventor： 박창민 ,  구두훈 ,  여정호 ,  박주온 ,  김인성 ,  이정훈

IPC: H01L21/027 ,  B82Y40/00

CPC classification number: G03F7/0002 ,  B82Y10/00 ,  B82Y40/00 ,  B29C59/022

Abstract: PURPOSE: A template for nano imprint lithography is provided to stably form a pattern by improving irradiation uniformity and reducing the loss of light. CONSTITUTION: An ultraviolet ray transmits a substrate. A stamp pattern(120) is formed on a substrate and has a sloped sidewall. A coating layer(130), which is formed in the sloped sidewall of the stamp pattern. The stamp pattern is formed in a convex and concave form in one region of the substrate.

Abstract translation: 目的：提供用于纳米压印光刻的模板，以通过改善照射均匀性和减少光的损失来稳定地形成图案。 构成：紫外线透射基板。 印模图案（120）形成在基板上并具有倾斜的侧壁。 涂层（130），其形成在印模图案的倾斜侧壁中。 印模图案在基板的一个区域中以凸凹形式形成。

公开(公告)号：KR1020100087788A

公开(公告)日：2010-08-06

申请号：KR1020090006772

申请日：2009-01-29

Applicant: 삼성전자주식회사

Inventor： 이정훈 ,  여정호 ,  박주온 ,  김인성 ,  구두훈 ,  박진홍 ,  박창민

IPC: H01L21/027

CPC classification number: G03F7/0002 ,  B29C43/003 ,  B29C2043/025 ,  B82Y10/00 ,  B82Y40/00 ,  B29C59/022

Abstract: PURPOSE: A method for forming a micro pattern using a nano imprint lithography is provided to form the micro pattern with improved distribution by correcting the degree of dispersion of a pattern size of a template. CONSTITUTION: A light attenuation member is partially formed on a template(S20). A photo curable layer is formed on the lower side of a substrate(S30). The template is arranged on the substrate with the photo curable layer(S40). The template is contacted with the photo curable coating layer(S50). The photo curable layer is cured by radiating light to the photo curable coating layer through the template(S60). The template is separated from the substrate with the cured coating layer(S70).

Abstract translation: 目的：提供使用纳米压印光刻形成微图案的方法，以通过校正模板图案尺寸的分散程度来形成具有改进分布的微图案。 构成：在模板上部分地形成光衰减构件（S20）。 在基板的下侧形成光固化层（S30）。 模板通过光固化层布置在基板上（S40）。 模板与光固化涂层接触（S50）。 光固化层通过模板将光照射到光固化涂层而固化（S60）。 用固化涂层将模板与基材分离（S70）。

公开(公告)号：KR1019990079781A

公开(公告)日：1999-11-05

申请号：KR1019980012564

申请日：1998-04-09

Applicant: 삼성전자주식회사

Inventor： 유영훈 ,  여정호

IPC: H01L21/027

Abstract: 본 발명은 해상도 및 DOF를 향상시키는 포토마스크 및 포토 장비에 관한 것으로, 마스크 기판 상에 또는 포토 장비의 입구 렌즈 앞단에 반사율이 좋은 물질로 형성된 반사 매질층(12, 18)과, 상기 반사 매질층(12, 18) 사이에 투과율이 좋은 물질로 형성된 투과 매질층(16)을 갖는 다층 매질층(20)을 장착한다. 이와 같은 반도체 장치 및 그의 제조 장치에 의해서, 반사 매질층(12, 18)과 투과 매질층(16)을 포함하는 다층 매질층(20)을 사용함으로써, 다중 반사에 의한 회절 없는 빔을 형성할 수 있고, 이로써 이미지의 해상도 및 DOF를 향상시킬 수 있다.

公开(公告)号：KR100165411B1

公开(公告)日：1999-03-20

申请号：KR1019950020817

申请日：1995-07-14

Applicant: 삼성전자주식회사

Inventor： 오석환 ,  남정임 ,  여정호 ,  여기성

IPC: G03F7/00

Abstract: 신규한 반도체 메모리 소자의 감광막 패턴 형성방법에 관한 것으로, 특히 차세대 고집적 반도체 소자 개발에 이용될 수 있는 0.1㎛이하의 미세 물질과 패턴을 형성하는 데 개재되는 미세 감광막 패턴 형성 방법이 개시되어 있다.
본 발명에 의한 미세 패턴 형성 방법은 반도체 기판 상에 감광막을 형성한다. 감광막을 노광 및 현상하여, 라인형의 긴 몸체 및 몸체의 중간부분 또는 말단 부분에 몸체의 선폭 보다 큰 선폭 부분을 가지는 감광막 패턴을 형성한다. 몸체로 미세 감광막 패턴이 이루어지며, 큰 선폭부분으로 지지 수단이 이루어진다. 지지 수단은 미세 감광막 패턴을 지지하여 쓰러짐을 방지한다.
이때, 미세 감광막 패턴의 끝 또는 중간부분에 몸체, 즉, 미세 감광막 패턴 선폭의 적어도 2배(혹은 1.5배)이상의 큰 선폭의 지지수단을 형성한다.

公开(公告)号：KR1019990012710A

公开(公告)日：1999-02-25

申请号：KR1019970036190

申请日：1997-07-30

Applicant: 삼성전자주식회사

Inventor： 여정호

IPC: H01L21/027

Abstract: 노광장치의 조명계 및 렌즈의 이상여부를 평가할 수 있는 마스크 구조에 대해 개시된다. 이 구조는, 패턴피치가 큰 어미자, 및 상기 어미자의 내부에 형성된 패턴피치가 작은 아들자를 구비하여 이루어진 것을 특징으로 한다. 이에 따라, 패턴피치의 크기 차이가 큰 어미자와 아들자의 오버레이 마크를 이용하여 노광을 행하는 한편, 노광후에 발생된 상의 변위 및 이에 따른 미스얼라인먼트를 측정함으로써 조명계 및 렌즈의 이상 유무 및 그 정도를 평가할 수 있게 된다.

公开(公告)号：KR100165353B1

公开(公告)日：1999-02-01

申请号：KR1019950049698

申请日：1995-12-14

Applicant: 삼성전자주식회사

Inventor： 김정엽 ,  김민정 ,  부재필 ,  정인권 ,  배용국 ,  여정호

IPC: H01L21/027

Abstract: 본 발명에서는 반도체 기판에 형성된 절연층내에 트랜치를 형성하는 단계(A); 트랜치 내부에 도전성 플러그를 형성하는 단계(B); 상기 절연층과 상기 도전성 플러그간에 단차를 형성하는 단계(C)를 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법을 제공한다. 본 발명에 의하면, 추가의 사진식각 공정 없이도 얼라인 키 패턴 영역에 단차를 형성함으로써 후속단계에서의 얼라인이 가능해진다.

公开(公告)号：KR1019980015767A

公开(公告)日：1998-05-25

申请号：KR1019960035205

申请日：1996-08-23

Applicant: 삼성전자주식회사

Inventor： 여정호

IPC: G03F7/027

Abstract: 반도체 장치의 제조시 사진공정의 정렬방법에 관하여 개시한다. 본 발명은 반도체 웨이퍼 상에 기준 그레이팅 패턴을 형성하는 단계와, 상기 기준 그레이팅 패턴이 형성된 반도체 웨이퍼 상에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 노광 및 후베이크하여 정렬 마크를 형성하는 단계와, 상기 기준 그레이팅 패턴 및 정렬마크가 형성된 반도체 웨이퍼의 전면에 광을 스캔하는 단계를 구비하여, 포토레지스트의 노광부 및 비노광부에서 회절되는 회절광으로 상기 기준 그레이팅 패턴 및 정렬마크 간의 정렬 정도를 평가하는 것을 특징으로 하는 사진공정의 정렬방법을 제공한다. 따라서, 본 발명은 포토레지스트의 현상공정 없이 기준 그레이팅 패턴과 정렬 마크간의 정렬 정도를 확인 할 수 있다.

公开(公告)号：KR1019970018536A

公开(公告)日：1997-04-30

申请号：KR1019950031090

申请日：1995-09-21

Applicant: 삼성전자주식회사

Inventor： 오석환 ,  여정호 ,  남정림

IPC: H01L27/10

Abstract: 본 발명은 반도체 장치 제조 방법에 관한 것으로서, 특히 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법에 관한 것이다. 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법은, 기판위에 절연물질층을 형성하는 제1공정; 상기 절연물질층을 패터닝하여 상기 기판의 소정 영역을 노출시키는 접촉창을 형성하는 제2공정; 상기 결과물 전면에 상기 접촉창을 채우는 폴리 실리콘층을 형성하는 제3공정; 상기 폴리 실리콘층상에 축적 전극용 마스크를 사용하여 포지티브 감광막 패턴을 형성하는 제4공정; 상기 포지티티브 감광막 패턴을 식각 마스크로 하여 상기 폴리 실리콘층을 식각하는 제5공정; 상기 포지티브 감광막을 제거하는 제6공정; 상기 결과물상에 상기 축적 전극용 마스크를 사용하여 상기 식각된 폴리 실리콘층의 중앙 부분이 노출되도록 네거티브 감광막을 형성하는 제7공정; 상기 노출된 폴리 실리콘층을 일정 깊이만큼 식각하여 원통형의 축적 전극을 형성하는 제8공정을 포함한다. 본 발명의 반도체 기억 소자의 제조 방법은 1장의 레티클(Reticle)로 2회의 사진/식각 공정을 실시하여 간단히 원통형 캐패시터를 형성하는 방법으로 종래의 복잡한 공정에서 발생하는 공정불량의 발생등을 방지할 수 있다.