公开(公告)号：KR100688561B1

公开(公告)日：2007-03-02

申请号：KR1020050066963

申请日：2005-07-22

Applicant: 삼성전자주식회사

Inventor： 이선정 ,  이수근 ,  신홍재 ,  김태범 ,  서봉석 ,  최승만

IPC: H01L21/28 ,  H01L21/304

Abstract: 금속 배선을 형성하는 데 있어서, 층간절연막에 형성되어 있는 듀얼 다마신 패턴과 같은 요부 내에 배리어막 및 금속막을 차례로 형성하고 상기 금속막을 CMP하여 상기 요부 내에만 남아 있는 금속 배선층을 형성한 후 배리어막을 CMP 하기 전에 상기 금속 배선층을 플라즈마 처리하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법에 관하여 개시한다. 상기 금속 배선층을 플라즈마 처리하는 동안 금속 배선층 내에서 압축 응력의 증가로 힐록(hillock)이 발생하고, 미세 패턴에서는 금속 그레인의 성장으로 금속 배선의 비저항이 감소한다. 이 때 발생한 힐록은 후속의 배리어막 및 층간절연막 CMP를 통해 제거되고, 후속 캡핑 절연막 형성시에는 힐록이 발생할 수 있는 취약 부분에서 전단계의 플라즈마 처리에 의해 이미 힐록이 발생된 후 제거되었기 때문에 힐록 발생이 크게 줄어들게 된다.
Cu, 힐록, 비저항, 그레인, 스트레스, EM, SM, CMP, 플라즈마

公开(公告)号：KR100670066B1

公开(公告)日：2007-01-16

申请号：KR1020050044960

申请日：2005-05-27

Applicant: 한양대학교 산학협력단 ,  삼성전자주식회사

Inventor： 김태환 ,  곽계달 ,  신홍재

IPC: H02M3/07

CPC classification number: H02M3/073

Abstract: 본 발명은 전하 펌프 및 직류-직류 변환기에 관한 것으로, 보다 상세하게는 전하 전달 트랜지스터의 전력 손실을 최소화하는 전하펌프 회로와 이를 이용한 저소비전력 직류-직류 변환기에 관한 것이다. 입력 전압을 받아들이는 입력 단자, 출력 전압을 출력하는 출력 단자, 상기 입력 단자와 상기 출력 단자 사이에 직렬 연결되는 복수 개의 펌핑단들, 입력받은 제1 및 제2 게이트 클럭 신호가 소정 크기의 진폭을 가지도록 상기 제1 및 제2 게이트 클럭 신호의 전압 레벨을 이동하는 전압 레벨 이동부를 포함하는 전하 펌프는 V
GS 의 크기를 최대화하여 전력 효율을 높일 수 있다. 그리고 상기 전하 펌프를 이용한 직류-직류 변환기 역시 전력 소비를 최소화하여 휴대용 장치에 응용가능하다.
전하 펌프, 직류-직류 변환기, 고효율, 저소비전력, 스윙

公开(公告)号：KR100642750B1

公开(公告)日：2006-11-10

申请号：KR1020050008700

申请日：2005-01-31

Applicant: 삼성전자주식회사

Inventor： 서봉석 ,  최승만 ,  신홍재 ,  위영진

IPC: H01L21/28

CPC classification number: H01L21/76846 ,  H01L21/76843 ,  H01L21/76864 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 신뢰성이 향상된 배선을 포함하는 반도체 소자 및 그 제조 방법이 제공된다. 반도체 소자는, 기판과, 기판 상에 형성되고, 개구부를 구비하는 절연막 패턴과, 개구부 내면에 형성된 비정질 금속 질화막과, 비정질 금속 질화막 상에 형성된 확산 방지막과, 확산 방지막이 형성된 개구부 내를 매립하는 도전막을 포함한다.
반도체, 배선, 질화막, 점착력(adhesion), 면저항

Abstract translation: 提供了一种包括具有提高的可靠性的布线的半导体器件及其制造方法。 一种半导体器件，包括衬底和形成在衬底上，具有开口，嵌入的非晶态金属氮化物膜之内，并且形成在所述非晶质金属氮化物膜的扩散防止膜的绝缘膜图案的挑战，打开开口的内表面上形成被形成在扩散防止膜 它包括一个膜。

公开(公告)号：KR1020060064289A

公开(公告)日：2006-06-13

申请号：KR1020040103088

申请日：2004-12-08

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  김재학

IPC: H01L21/28 ,  B82Y40/00

CPC classification number: H01L21/76808

Abstract: 다공 생성 물질을 포함하는 충전재를 사용하여 층간 절연막의 손상을 최소화할 수 있는 미세 전자 소자의 듀얼 다마신 배선제조 방법이 제공된다. 듀얼 다마신 제조 방법은 비아를 다공 생성 물질(porogen)을 포함하는 충전재로 채운후, 비아를 매립한 충전재와 층간 절연막을 일부 식각하여 비아와 연결되고 배선이 형성될 트렌치를 형성한다. 이어서, 비아에 잔류하는 충전재의 다공 생성 물질을 제거하여 충전재내에 다공을 생성한 후, 다공이 생성된 충전재를 제거하고, 트렌치 및 비아를 배선 물질로 채워서 듀얼 다마신 배선을 완성한다.
듀얼 다마신, 층간절연막 손상, 다공 생성 물질

公开(公告)号：KR100585086B1

公开(公告)日：2006-05-30

申请号：KR1020000037768

申请日：2000-07-03

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  구주선

IPC: H01L21/28

CPC classification number: H01L21/76897

Abstract: 반도체 장치의 콘택 패드 제조 방법을 개시한다. 본 발명의 일 관점은 반도체 기판 상에 측면과 상면이 차폐 절연막으로 보호되는 게이트를 형성한다. 게이트들 간의 갭을 메우는 더미(dummy) 절연막을 형성하고, 더미 절연막을 패터닝하여 더미 콘택홀을 형성한다. 더미 절연막 상에 더미 콘택홀 채우고 더미 절연막과 습식 선택비를 가지는 층간 절연막을 형성한다. 층간 절연막을 평탄화한 후, 평탄화된 층간 절연막 상을 습식 식각하여 습식 선택비에 의해서 더미 절연막을 선택적으로 제거하여 더미 콘택홀을 채우는 층간 절연막 부분으로 이루어지고 제거되는 더미 절연막 위치에 콘택홀을 형성한다. 콘택홀을 채우는 도전성 패드를 형성한다. 더미 절연막은 수소실세스퀴옥산(HSQ)막을 포함하고, 층간 절연막은 화학 기상 증착에 의한 실리콘 산화막을 포함하여 형성한다.

公开(公告)号：KR1020060003559A

公开(公告)日：2006-01-11

申请号：KR1020040052468

申请日：2004-07-06

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  안정훈 ,  최승만 ,  오병준 ,  김윤해

IPC: H01L27/04

CPC classification number: H01L23/5223 ,  H01L21/76808 ,  H01L21/76877 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 장치 및 이의 제조 방법에 있어서, 제1 절연막을 패터닝하여 형성된 제1 폭을 갖는 제1 개구부의 측벽과 저면 상에 하부전극을 연속적으로 형성한다. 이후, 제1 절연막 상에 형성된 제2 절연막을 패터닝하여 형성되고, 제1 폭보다 넓은 제2 폭을 가지면서 제1 개구부를 노출시키는 제2 개구부의 내부를 따라 상기 하부전극을 덮도록 유전막 및 상부전극을 형성한다. 제1 및 제2 개구부를 형성할 경우, 하부전극에 필드를 인가하기 위한 하부배선도 동시에 형성한다. 하부전극의 단부와 상부전극의 단부를 적어도 하나 이상의 유전막 높이만큼 이격시켜 전류누설을 효과적으로 방지할 수 있다. 또한, 커패시터를 형성하기 위한 개구부와 하부배선을 형성하기 위한 개구부를 동시에 형성함으로써 공정 소요 시간 및 비용을 크게 단축할 수 있다.

公开(公告)号：KR100532404B1

公开(公告)日：2005-11-30

申请号：KR1019990028908

申请日：1999-07-16

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  박희숙

IPC: H01L21/28

Abstract: 본 발명은 비아 콘택홀과 배선영역을 별개의 층간절연막 내에 각각 형성하는 듀얼다마신 배선 형성방법에 대한 것이다. 본 발명에 의한 듀얼다마신 배선 형성방법은 제 1 절연막 패턴에 의하여 정의되는 비아 콘택홀내에 무기 SOG 막을 채우는 단계를 포함한다. 무기 SOG(Spin On Glass)막은 듀얼다마신 배선이 완성되기 전에 제거되어야 하는데, 본 발명에 의한 듀얼다마신 배선 형성방법은 상기 무기 SOG 막을 배선영역을 형성하고 난 이후, 또는 이전에 습식식각공정을 진행하여 제거한다. 무기 SOG 막은 듀얼다마신 배선패턴을 정의하는 절연막 패턴에 비하여 식각선택비가 크기 때문에 듀얼다마신 배선패턴의 프로파일은 무기 SOG 막 제거공정에서 손상되지 않는다. 따라서, 미세선폭을 갖는 듀얼다마신 배선을 형성할 수 있다.

公开(公告)号：KR100505625B1

公开(公告)日：2005-08-03

申请号：KR1019990003227

申请日：1999-02-01

Applicant: 삼성전자주식회사

Inventor： 이해정 ,  신홍재

IPC: H01L21/32 ,  H01L21/28

Abstract: 본 발명의 반도체 소자는 하부 도전막이 형성되어 있는 반도체 기판 상에 상기 하부 도전막을 노출하는 비아홀을 갖고 상기 비아홀에 인접하여 에어갭을 갖는 층간절연막과, 상기 층간 절연막 상에 형성된 식각저지막과, 상기 비아홀의 양측벽 및 식각저지막 상에 형성된 라이너층과, 상기 비아홀의 바닥 및 상기 라이너층 상에 형성된 배리어 금속막과, 상기 배리어 금속막 상에 상기 비아홀을 매립하도록 형성된 상부 도전막을 포함한다. 상기 층간 절연막은 SOG막으로 구성할 수 있고, 상기 라이너층은 산화막으로 구성할 수 있다. 본 발명의 반도체 소자는 기계적 강도가 낮은 에어갭이 층간 절연막의 일부에만 형성되어 있어서 고집적시 구조적으로 안정되며, 이와 아울러서 유전율이 낮은 층간 절연막으로 SOG막을 채용하여 RC 지연 문제를 개선시킬 수 있고, 신호 전달 속도를 향상시킬 수 있다.

公开(公告)号：KR100419901B1

公开(公告)日：2004-03-04

申请号：KR1020010031455

申请日：2001-06-05

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  김재학 ,  이수근

IPC: H01L21/28

Abstract: PURPOSE: A method for manufacturing a semiconductor device using dual damascene technology is provided to prevent an over-etch of a lower interconnection by using an etch stopping layer composed of an N-doped SiC layer. CONSTITUTION: An etch stopping layer(23) and an interlayer dielectric(26) are sequentially formed on a semiconductor substrate(100) having a lower conductive layer(20). A via hole(30) is formed to expose the etch stopping layer(23) by selectively etching the interlayer dielectric. A second photoresist pattern(32) is formed to expose portions of the interlayer dielectric(26) on the resultant structure. At this time, a photoresist residue(34) is remaining in the via hole. A groove(36) is formed by etching the exposed interlayer dielectric(26) using the second photoresist pattern(32) and the photoresist residue(34) as a mask. After removing the second photoresist pattern(32) and the photoresist residue(34), the surface of the lower conductive layer(20) is exposed by removing the exposed etch stopping layer(23). An N-doped SiC layer is used as the etch stopping layer(23).

Abstract translation: 目的：提供使用双镶嵌技术制造半导体器件的方法，以通过使用由N掺杂的SiC层构成的刻蚀停止层来防止对下互连的过度刻蚀。 构成：在具有下导电层（20）的半导体衬底（100）上依次形成刻蚀停止层（23）和层间绝缘层（26）。 通过选择性地蚀刻层间电介质来形成通孔（30）以暴露蚀刻停止层（23）。 形成第二光致抗蚀剂图案（32）以暴露所得结构上的部分层间电介质（26）。 此时，光刻胶残留物（34）留在通孔中。 通过使用第二光致抗蚀剂图案（32）和光致抗蚀剂残留物（34）作为掩模来蚀刻暴露的层间电介质（26）来形成凹槽（36）。 在去除第二光致抗蚀剂图案（32）和光致抗蚀剂残留物（34）之后，通过去除暴露的蚀刻停止层（23）来暴露下导电层（20）的表面。 使用N掺杂的SiC层作为蚀刻停止层（23）。

公开(公告)号：KR100389041B1

公开(公告)日：2003-06-25

申请号：KR1020000070973

申请日：2000-11-27

Applicant: 삼성전자주식회사

Inventor： 김원진 ,  이수근 ,  신홍재 ,  한재현 ,  김재학 ,  강호규

IPC: H01L21/28

Abstract: PURPOSE: A method for manufacturing an interconnection using a hydrogen silsesquioxane(HSQ) layer as an interlayer dielectric is provided to simplify a process for forming the interconnection, by performing a plasma treatment regarding the HSQ layer so that the HSQ layer is not damaged in a photolithography process to directly pattern the HSQ layer. CONSTITUTION: A low dielectric layer is formed on a semiconductor substrate(10). A plasma treatment process is performed regarding the entire surface of the low dielectric layer. The plasma-treated low dielectric layer is patterned to form an opening exposing a predetermined region of the semiconductor substrate. A conductive layer filling the opening is formed on the entire surface of the semiconductor substrate.

Abstract translation: 目的：提供一种制造使用氢倍半硅氧烷（HSQ）层作为层间电介质的互连的方法，以通过对HSQ层进行等离子体处理来简化形成互连的工艺，使得HSQ层不会在 光刻工艺直接图案化HSQ层。 构成：低介电层形成在半导体衬底（10）上。 关于低介电层的整个表面执行等离子体处理工艺。 经等离子体处理的低介电层被图案化以形成暴露半导体衬底的预定区域的开口。 填充开口的导电层形成在半导体衬底的整个表面上。