-
公开(公告)号：KR1020170115634A
公开(公告)日：2017-10-18
申请号：KR1020160042711
申请日：2016-04-07
Applicant: 한국전자통신연구원
Abstract: 반도체소자의테스트소켓은하부베이스, 및상기하부베이스의중앙부에서돌출된상부베이스를포함하는베이스; 반도체소자가인입되는개구홀, 및상기반도체소자의리드선들에접촉되는콘택패드들을구비하고, 상기상부베이스상에배치되는회로기판; 상기개구홀하부의상기상부베이스에삽입되며, 상기개구홀에인입된상기반도체소자에열을가하는히터블록; 상기히터블록및 상기상부베이스사이에배치되는내열성코팅막; 상기상부베이스의형상에대응하는요부를구비하는커버; 및상기커버의요부에안착되고, 상기회로기판에마주하는콘택시트를포함한다.
Abstract translation: 一种半导体器件的测试插座包括：基座，包括下基座和从下基座的中央部分突出的上基座; 开口孔，半导体元件通过该开口孔被拉动，并且接触垫接触半导体元件的引线，电路板设置在上基座上; 加热器块插入开口孔下方的上部基座中，并将热量施加到被吸入开口孔中的半导体元件; 设置在加热器块和上底座之间的耐热涂膜; 具有与上底座的形状对应的凹部的罩; 还有一个接触片放在盖子的凹槽上并面向电路板。
-
公开(公告)号：KR1020170097808A
公开(公告)日：2017-08-29
申请号：KR1020160019012
申请日：2016-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L29/51 , H01L21/225 , H01L21/027 , H01L21/768 , H01L21/20
Abstract: 질화물계트랜지스터의제조방법은기판상에소스전극, 드레인전극, 게이트전극및 전극패드를형성하는단계; 상기소스전극및 상기드레인전극중 하나와상기전극패드를노출시키는제1 개구부들을구비하는제1 포토레지스트패턴을형성하는단계; 상기제1 개구부에의해노출된전극, 상기전극패드, 및상기제1 포토레지스트패턴상에시드금속층을형성하는단계; 상기제1 개구부에의해노출된전극및 상기전극패드사이의상기시드금속층을노출시키는제2 개구부를구비하는제2 포토레지스트패턴을형성하는단계; 노출된상기시드금속층상에도금법을이용하여배선을형성하는단계; 및용매를이용하여상기제1 포토레지스트패턴및 상기제2 포토레지스트패턴을제거하며, 상기제1 및제2 포토레지스트패턴사이의시드금속층을제거하는단계를포함한다. 여기서, 상기제1 개구부는상부로갈수록폭이증가하는형상을가질수 있다.
Abstract translation: 一种制造氮化物基晶体管的方法包括：在衬底上形成源电极，漏电极，栅电极和电极焊盘; 形成具有源电极和漏电极中的一个的第一光致抗蚀剂图案以及暴露电极焊盘的第一开口; 在所述电极，所述电极焊盘和由所述第一开口暴露的所述第一光刻胶图案上形成电极金属层; 形成具有通过所述第一开口暴露的电极的第二光致抗蚀剂图案和暴露所述电极焊盘之间的所述种子金属层的第二开口; 使用电镀方法在暴露的种子金属层上形成布线; 并且使用溶剂去除第一光致抗蚀剂图案和第二光致抗蚀剂图案，并且去除第一和第二光致抗蚀剂图案之间的种子金属层。 这里，第一开口可以具有朝着顶部增加宽度的形状。
-
公开(公告)号：KR1020170095455A
公开(公告)日：2017-08-23
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
CPC classification number: H01L29/404 , H01L21/6835 , H01L29/0619 , H01L29/0657 , H01L29/2003 , H01L29/205 , H01L29/401 , H01L29/4175 , H01L29/66462 , H01L29/7786 , H01L29/7787 , H01L2221/68327 , H01L2221/6834
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
Abstract translation: 根据本发明的晶体管包括彼此面对的第一表面分配第二表面的一个实施例的高电子迁移率，通孔具有贯穿该第一表面和第二表面的衬底，所述第一的所述衬底 和设置在所述表面上，其中，所述活性位于所述层上的覆盖层，包括一栅极栗sseseu区域以暴露所述有源层的一部分和定位在所述层上的帽和帽层中的任何一个层的欧姆接触的源电极与所述有源层和在有源层 从源电极在所述帽层并定位在欧姆接触漏电极，源电极和与具有暴露栅极栗sseseu区域对应于栅极栗sseseu面积的开口的帽层的漏电极，间隔开 绝缘层，第一场电极位于所述绝缘层上的源电极和在所述绝缘层和所述第一栅电极连接到所述第一场电极及电漏电极与所述设备之间 议程设置和第二侧面包括第二场电极，其与通过通孔的有源层接触。
-
公开(公告)号：KR1020170089466A
公开(公告)日：2017-08-04
申请号：KR1020160009519
申请日：2016-01-26
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른궤환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부와, 상기입력단자와상기출력단자사이에직렬로연결된제1 고정저항과제2 고정저항을포함하는궤환회로부와, 서로다른레벨의제어신호에따라상기제1 고정저항의적용여부를결정하는신호레벨동작선택부와, 상기제어신호에따라상기제2 고정저항의적용여부를제어하는신호검출부와, 바이어스전압을생성하는바이어스회로부를포함하고, 상기제1 고정저항과상기제2 고정저항은상기제어신호에따라선택적으로적용한다.
Abstract translation: 根据本发明实施例的反馈放大器包括：放大器电路部分，用于放大从输入端子输入的输入信号并将放大的输入信号输出到输出端子;以及第一固定电阻任务2固定电阻器，串联连接在输入端子和输出端子之间 信号电平操作选择器，用于根据不同电平的控制信号确定是否施加第一固定电阻器，信号检测器，用于根据控制信号控制是否施加第二固定电阻器， 以及用于产生偏置电压的偏置电路，其中根据控制信号选择性地施加第一固定电阻器和第二固定电阻器。
-
公开(公告)号：KR1020160037747A
公开(公告)日：2016-04-06
申请号：KR1020150120212
申请日：2015-08-26
Applicant: 한국전자통신연구원
Abstract: 반도체채널저항의등가회로를구성하는방법은, 반도체채널저항의제 1 전극및 제 2 전극을정의하는단계, 상기제 1 전극및 상기제 2 전극사이에연결되는수동소자부를정의하는단계및 상기수동소자부내 상기적어도두 개의수동소자의파라미터값을각각결정하는단계를포함한다. 여기에서, 상기수동소자부는병렬연결된적어도두 개의수동소자를포함한다. 따라서, 주파수변화에도불구하고반도체채널저항의특성을정확히나타낼수 있다.
Abstract translation: 一种用于构造半导体沟道电阻器的等效电路的方法包括限定半导体沟道电阻器的第一电极和第二电极的步骤，限定连接在第一电极和第二电极之间的无源元件部分的步骤，以及 分别确定无源元件部分中的至少两个无源元件的参数值的步骤。 这里，无源元件部分包括并联连接的至少两个无源元件。 因此，即使频率变化，也能够准确地显示半导体通道电阻的特性。
-
Patent Agency Ranking
公开(公告)号：KR1020150086014A
公开(公告)日：2015-07-27
申请号：KR1020140006091
申请日：2014-01-17
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335 , H01L29/78
CPC classification number: H01L24/05 , H01L24/03 , H01L24/48 , H01L2224/0225 , H01L2224/03466 , H01L2224/03848 , H01L2224/0401 , H01L2224/04042 , H01L2224/05083 , H01L2224/05084 , H01L2224/05124 , H01L2224/05144 , H01L2224/05155 , H01L2224/05166 , H01L2224/05644 , H01L2224/48463 , H01L2924/00014 , H01L2924/10158 , H01L2924/1033 , H01L2924/1304 , H01L2924/13091 , H01L2924/1423 , H01L2924/201 , H01L2924/37001 , H01L2224/45099
Abstract: 본발명은 GaN 트랜지스터와그 제조방법에관한것으로, 와이어본딩또는후면비아홀공정에적합하도록소오스, 드레인및 게이트의본딩패드가장자리에오믹금속층을형성시키는것으로본딩패드구조를개선한것이다. 이에따라, GaN 트랜지스터제작시오믹금속을본딩패드의가장자리에형성함으로써본딩패드의금속층과 GaN 기판과의접착력을강화시켜와이어본딩또는후면비아홀공정시패드층이분리되는현상을최소화하고소자의신뢰성을향상시키는효과가있다.
Abstract translation: 本发明涉及GaN晶体管及其制造方法。 在栅极，漏极和源极的焊盘边缘上形成欧姆金属层，以进行引线接合或背面通孔工艺。 改善了焊盘。 因此，可以通过在制造GaN晶体管时在焊盘的边缘上形成欧姆金属来增强焊盘的金属层与GaN衬底之间的粘合。 因此，可以使引线接合或背面通孔工序中的焊盘层的分离最小化，并且可以提高器件的可靠性。
-
公开(公告)号：KR1020140048026A
公开(公告)日：2014-04-23
申请号：KR1020130029769
申请日：2013-03-20
Applicant: 한국전자통신연구원
IPC: H01L21/3205 , H01L21/28 , H01L21/768
CPC classification number: H01L21/76898 , H01L21/76877 , H01L23/481 , H01L23/535
Abstract: A semiconductor device according to the concept of the present invention may include a substrate having a lower via hole; an epi layer which has an opening part for exposing the upper surface of the substrate; a semiconductor chip which is provided on the upper surface of the substrate and includes a first electrode, a second electrode, and a third electrode; an upper metal layer connected to the first electrode; a support plate which is arranged on the upper metal layer and has an upper via hole; an upper pad which is arranged on the support substrate and is extended to the inner part of the upper via hole; a lower pad which is arranged in the opening pad and is connected to the second electrode; and a lower metal layer which covers the lower surface of the substrate and is connected to the lower pad through the lower via hole.
Abstract translation: 根据本发明的概念的半导体器件可以包括具有下通孔的衬底; 外延层，其具有用于使基板的上表面露出的开口部; 半导体芯片，其设置在所述基板的上表面，并且包括第一电极，第二电极和第三电极; 连接到第一电极的上金属层; 支撑板，其设置在上金属层上并具有上通孔; 上垫，其布置在所述支撑基板上并延伸到所述上通孔的内部; 下垫，其布置在所述开口垫中并连接到所述第二电极; 以及覆盖基板的下表面并通过下通孔连接到下焊盘的下金属层。
-
公开(公告)号：KR1020130093996A
公开(公告)日：2013-08-23
申请号：KR1020120015292
申请日：2012-02-15
Applicant: 한국전자통신연구원
CPC classification number: H01L21/8222 , H01G7/00 , H01L27/0647 , H01L27/0658 , H01L29/93 , H03F1/565 , H03F3/21 , H03F2200/36 , H03F2200/378 , H03F2200/387 , H03F2200/391 , H03H7/38 , Y10T29/43
Abstract: PURPOSE: An impedance matching circuit including passive elements for controlling the matching property, an amplification circuit and a manufacturing method of a variable capacitor are provided to modify the characteristic value of passive elements included in the multi-staged impedance matching circuit, so that a broadband matching realizes. CONSTITUTION: A first variable inductor part (L1) is connected between the output terminal of a first node (N1) and an amplifying unit (AMP). A second variable inductor part (L2) is connected between the first node and a second Node (N2). The inductance value of the first variable inductor part and the second variable inductor part is determined according to the number and the length of wires. A first variable capacitor portion (C1) is connected between the first node and a ground voltage platform. A second variable capacitor portion (C2) is connected between the second node and the ground voltage platform. [Reference numerals] (AMP) Power amplifying unit
Abstract translation: 目的：提供一种阻抗匹配电路，其包括用于控制匹配特性的无源元件，放大电路和可变电容器的制造方法，以修改包括在多级阻抗匹配电路中的无源元件的特性值，使得宽带 匹配实现。 构成：第一可变电感器部分（L1）连接在第一节点（N1）的输出端和放大单元（AMP）之间。 第二可变电感器部分（L2）连接在第一节点和第二节点（N2）之间。 根据导线的数量和长度确定第一可变电感器部分和第二可变电感器部分的电感值。 第一可变电容器部分（C1）连接在第一节点和地电压平台之间。 第二可变电容器部分（C2）连接在第二节点和地电压平台之间。 （附图标记）（AMP）功率放大单元
-
公开(公告)号：KR1020130066934A
公开(公告)日：2013-06-21
申请号：KR1020110133715
申请日：2011-12-13
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L29/812
CPC classification number: H01L29/0649 , H01L21/28593 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7786
Abstract: PURPOSE: A semiconductor device including a step gate electrode and a manufacturing method thereof are provided to increase a breakdown voltage by using optical photoresist and two nitride layers. CONSTITUTION: A cap layer(211) is formed on a semiconductor substrate. An active area is formed by etching a part of the cap layer. A resist pattern is formed on the active area and the cap layer. A step gate electrode(225) is formed by depositing heat-resistant metal. An insulation layer(227) is deposited by removing a gate head pattern.
Abstract translation: 目的：提供包括步进栅电极及其制造方法的半导体器件，以通过使用光致抗蚀剂和两个氮化物层来增加击穿电压。 构成：在半导体衬底上形成覆盖层（211）。 通过蚀刻盖层的一部分形成有源区。 在有源区域和盖层上形成抗蚀剂图案。 通过沉积耐热金属形成步进栅电极（225）。 通过去除栅极头图案来沉积绝缘层（227）。
-
公开(公告)号：KR1020120068599A
公开(公告)日：2012-06-27
申请号：KR1020100130291
申请日：2010-12-17
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7831 , H01L29/2003 , H01L29/404 , H01L29/42316 , H01L29/66462 , H01L29/66863 , H01L29/7787 , H01L29/812 , H01L29/7783
Abstract: PURPOSE: A field effect transistor and a manufacturing method thereof are provided to control an insulation film property of the lower side of an electric field electrode by controlling the thickness of an insulation film on the lower side of each electric field electrode in a field effect transistor. CONSTITUTION: A source electrode, a drain electrode, and a gate electrode are formed on the upper side of a semiconductor substrate(20). A multilayer electric field electrode pattern with a different exposure layer with an opening unit is formed by depositing and patterning a multilayer photosensitive film on the upper side of an insulation film(27). An insulation film with a different step is formed by an insulation film etching process using an electric field electrode pattern as an etch mask. An electric field electrode(30a,30b,30c) is formed on the upper side of the insulation film by lifting off a metal layer after the metal layer is deposited by using the electric field pattern.
Abstract translation: 目的：提供场效应晶体管及其制造方法，以通过控制场效应晶体管中每个电场电极下侧的绝缘膜的厚度来控制电场电极的下侧的绝缘膜性质 。 构成：在半导体衬底（20）的上侧形成源电极，漏电极和栅电极。 通过在绝缘膜（27）的上侧上沉积和图案化多层感光膜，形成具有开口单元的不同曝光层的多层电场电极图案。 通过使用电场电极图案作为蚀刻掩模的绝缘膜蚀刻工艺形成具有不同台阶的绝缘膜。 通过使用电场图案沉积金属层之后，通过剥离金属层，在绝缘膜的上侧形成电场电极（30a，30b，30c）。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.028 seconds)
