-
公开(公告)号：KR101522994B1
公开(公告)日：2015-05-26
申请号：KR1020100129018
申请日：2010-12-16
Applicant: 한국전자통신연구원
IPC: H01P1/213
CPC classification number: H03H9/706 , H03H9/0557 , H03H9/0561 , H03H9/0571 , Y10T29/4902
Abstract: 본발명은송, 수신되는신호를필터링하는 2개의 FBAR 필터및 튜닝용인덕터와위상변환기를포함하는 FBAR 듀플렉서모듈을소형화하는제조방법이다. 본발명에의하면, 다층 PCB 기판내부에튜닝용인덕터를형성하는단계, 다층 PCB 기판내부에위상변환기를형성하는단계, 다층 PCB 기판내부에송신용 FBAR 필터및 수신용 FBAR 필터중 적어도하나를형성하는단계를포함하는 FBAR 듀플렉서모듈소형화방법이제공된다.
-
公开(公告)号：KR1020140115111A
公开(公告)日：2014-09-30
申请号：KR1020130029771
申请日：2013-03-20
Applicant: 한국전자통신연구원
IPC: H01L23/488
CPC classification number: H01L24/11 , H01L24/13 , H01L24/81 , H01L2224/1152 , H01L2224/1181 , H01L2224/13022 , H01L2224/13109 , H01L2224/13111 , H01L2224/16237 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81192 , H01L2224/81815 , H01L2924/07802 , H01L2924/15788 , H01L2924/3841 , H05K3/3484 , H05K2201/0367 , H05K2203/043 , H01L2924/00 , H01L2924/00014 , H01L2924/0105 , H01L2924/01083 , H01L2924/01047 , H01L2924/01029
Abstract: A method for forming a bump of a semiconductor device according to a concept of the present invention can comprise providing a substrate having pads; forming a bump maker layer covering the pads and including resin and solder particles; coagulating the solder particles on the pads after heat-processing the bump maker layer; exposing the coagulated solder particles after removing the resin; forming a resin layer covering the coagulated solder particles; and forming bumps on the pads after reflowing the coagulated solder particles.
Abstract translation: 根据本发明的概念形成半导体器件的凸点的方法可以包括提供具有衬垫的衬底; 形成覆盖所述焊盘并包括树脂和焊料颗粒的凸块制造器层; 在对凸块制造者层进行热处理之后，将焊料颗粒凝结在焊盘上; 去除树脂之后暴露凝固的焊料颗粒; 形成覆盖凝固的焊料颗粒的树脂层; 以及在回流凝固的焊料颗粒之后在焊盘上形成凸块。
-
公开(公告)号：KR1020130076197A
公开(公告)日：2013-07-08
申请号：KR1020110144690
申请日：2011-12-28
Applicant: 한국전자통신연구원
IPC: H01L23/48
CPC classification number: H01L2224/11
Abstract: PURPOSE: A method for forming a solder bump is provided to form a bump having a low height by agglomerating solder powder in a metal part formed on a substrate. CONSTITUTION: A micro pattern layer (305) is formed on a substrate. A guide layer (307) is formed on the substrate. A solder formation material is firstly coated between the guide layers. Solder powder and resin are mixed with the solder formation material. The solder powder is agglomerated on a metal part (303).
Abstract translation: 目的：提供一种用于形成焊料凸块的方法，通过在形成在基板上的金属部件中凝集焊料粉末来形成具有低高度的凸块。 构成：在衬底上形成微图案层（305）。 在基板上形成引导层（307）。 焊料形成材料首先涂覆在引导层之间。 焊料粉末和树脂与焊料形成材料混合。 焊料粉末聚集在金属部件（303）上。
-
公开(公告)号：KR101232208B1
公开(公告)日：2013-02-12
申请号：KR1020090083162
申请日：2009-09-03
Applicant: 한국전자통신연구원
IPC: H01L23/12
CPC classification number: H01L2224/11 , H01L2224/16145 , H01L2224/16225 , H01L2224/73104 , H01L2924/01327 , H01L2924/10253 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: 반도체 소자 적층 패키지가 제공된다. 이 패키지는 각각 적어도 하나의 관통 홀 및 적어도 관통 홀을 채우는 관통 전극을 포함하되, 관통 전극들에 의해 서로 전기적으로 연결되는 적층된 반도체 소자들, 관통 전극들의 연결 부위를 제외한 적층된 반도체 소자들 사이에 제공된 접착 물질막, 및 적층된 반도체 소자들이 실장되고 본딩 전극을 갖는 상부면 및 상부면에 대향하는 하부면을 갖는 인쇄 회로 기판을 포함한다. 관통 전극은 금속간 화합물이고, 그리고 적층된 반도체 소자들 중 최하부 반도체 소자의 관통 전극과 인쇄 회로 기판의 본딩 전극은 서로 전기적으로 연결된다.
반도체, 실리콘, 관통 전극, 금속간 화합물, 적층Abstract translation: 目的：提供叠层半导体器件封装及其制造方法，使用具有去除穿透电极或/和凸块的氧化膜的功能的粘合材料膜堆叠半导体器件，从而简化复杂工艺，同时增加机械 可靠性。 构成：穿透孔穿透半导体器件（120a，120b）的至少一部分。 穿透孔填充有穿透电极（140a，140b）。 穿透电极由金属化合物形成。 在穿透电极的至少一端上形成焊料凸块（175a，175b）。 绝缘层（125a，125b）插入在穿透孔的侧壁和穿透电极之间。
-
Patent Agency Ranking
公开(公告)号：KR1020120071819A
公开(公告)日：2012-07-03
申请号：KR1020100133515
申请日：2010-12-23
Applicant: 한국전자통신연구원
CPC classification number: B81C1/00293 , B81C2203/0145 , B81C2203/035 , H01L21/50 , H01L23/10 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L24/94 , H01L2224/0401 , H01L2224/05568 , H01L2224/131 , H01L2224/16238 , H01L2224/291 , H01L2224/81815 , H01L2224/83815 , H01L2224/94 , H01L2924/00014 , H01L2924/1461 , H01L21/64 , H01L21/67 , H01L23/48 , H01L2924/014 , H01L2224/81 , H01L2224/83 , H01L2924/00 , H01L2224/05552
Abstract: PURPOSE: A vacuum wafer level packaging method for a MEMS(Micro Electro Mechanical System) device is provided to maintain the inside of a bonded upper wafer and MEMS wafer in a high vacuum state since a solder filling inside a via hole is solidified into a solid-state by reducing the temperature of a high vacuum chamber. CONSTITUTION: A plurality of via holes is formed on an upper wafer(110) to protect a MEMS(Micro Electro Mechanical System) wafer(130). A metal layer(120) is formed on inner walls of a plurality of via holes and a region extended from the plurality of via holes. The upper wafer and the MEMS wafer are bonded in atmospheric pressure. Solder paste is applied to a region extended from the plurality of via holes. The inside of the plurality of via holes is filled with a solder(140a) by melting the solder paste.
Abstract translation: 目的：提供一种用于MEMS（微机电系统）装置的真空晶片级封装方法，用于将粘合的上晶片和MEMS晶片的内部保持在高真空状态，因为通孔内的焊料填充固化成固体 - 通过降低高真空室的温度。 构成：在上晶片（110）上形成多个通孔以保护MEMS（微机电系统）晶片（130）。 金属层（120）形成在多个通孔的内壁和从多个通孔延伸的区域中。 上部晶片和MEMS晶片在大气压下接合。 将焊膏施加到从多个通孔延伸的区域。 多个通孔的内部通过熔化焊膏而填充有焊料（140a）。
-
公开(公告)号：KR1020120067554A
公开(公告)日：2012-06-26
申请号：KR1020100129018
申请日：2010-12-16
Applicant: 한국전자통신연구원
IPC: H01P1/213
CPC classification number: H03H9/706 , H03H9/0557 , H03H9/0561 , H03H9/0571 , Y10T29/4902
Abstract: PURPOSE: An FBAR(film bulk acoustic wave resonator) duplexer module and a manufacturing method thereof are provided to reduce the whole size of the module. CONSTITUTION: A transmission FBAR filter(100) is located on a multilayer PCB substrate(200). A receiving FBAR filter(101) is built inside a multilayer PCB substrate. The transmission FBAR filter and receiving FBAR filter are manufactured by using silicon or a glass substrate. An inductor(203) for tuning is formed on the upper side of the multilayer PCB substrate. The inductor for tuning keeps a distance from a ground plane(205). A phase shifter(204) is formed in the lower part of the multilayer PCB substrate.
Abstract translation: 目的：提供一种FBAR（薄膜体声波谐振器）双工器模块及其制造方法，以减小模块的整体尺寸。 构成：传输FBAR滤波器（100）位于多层PCB衬底（200）上。 接收FBAR滤波器（101）内置于多层PCB基板内。 传输FBAR滤波器和接收FBAR滤波器通过使用硅或玻璃基板制造。 用于调谐的电感器（203）形成在多层PCB衬底的上侧。 用于调谐的电感器保持与接地平面（205）的距离。 在多层PCB基板的下部形成有移相器（204）。
-
公开(公告)号：KR100877689B1
公开(公告)日：2009-01-09
申请号：KR1020070017226
申请日：2007-02-21
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 실리콘-게르마늄 반도체 소자 및 그 제조방법에 관한 것으로, 실리콘-게르마늄 반도체 소자의 제조방법은 기판상에 형성된 매몰 컬렉터 영역에 이온을 주입하여 매몰 컬렉터를 형성하는 단계; 상기 매몰 컬렉터가 형성된 상기 기판상에 실리콘 에피층을 형성하여 활성소자 영역인 컬렉터층 및 컬렉터 전극 영역을 형성하는 단계; 상기 기판상에 소자분리막을 형성한 다음 상기 컬렉터층과 상기 컬렉터 전극 영역을 노출시키는 단계; 상기 컬렉터 전극 영역 상에 컬렉터 패드 산화막을 형성하는 단계; 상기 컬렉터 패드 산화막이 형성된 상기 기판상에 베이스 에피층과 패드 산화막을 적층한 후, 상기 패드 산화막을 식각하는 단계; 상기 패터닝된 패드 산화막 상에 제1 실리콘 다결정막을 형성하는 단계; 상기 제1 실리콘 다결정막을 식각하여 상기 패터닝된 패드 산화막의 적어도 일영역을 노출시키는 단계; 상기 제1 실리콘 다결정막 상에 금속막을 증착하여 실리사이드막을 형성하는 단계; 상기 실리사이드막이 형성된 기판 상에 산화막을 형성한 후 베이스-에미터 접합부 및 컬렉터 전극 영역을 노출시키는 단계; 상기 노출된 베이스-에미터 접합부 및 상기 컬렉터 전극 영역 상에 제2 실리콘 다결정막을 증착하여 에미터 전극 및 컬렉터 전극을 형성하는 단계; 상기 에미터 전극 및 컬렉터 전극 상에 금속막을 증착한 후 실리사이드막을 형성하고, 베이스, 에미터 및 컬렉터 단자를 형성하는 단계를 포함한다.
이에 따라, 베이스 기생저항을 감소시키고 실리사이드 박막 형성시 게르마늄 에 의한 응집 현상에 의한 전기적 단락을 방지할 수 있으며, 패드산화막을 이용하여 베이스-에미터 접합부를 외부 공정으로부터 보호함으로써, 공정의 안정성 및 신뢰도를 높일 수 있다.
실리콘-게르마늄, 이종접합 쌍극자 트랜지스터, 실리사이드, 최대발진 주파수-
公开(公告)号：KR1020080052232A
公开(公告)日：2008-06-11
申请号：KR1020070057085
申请日：2007-06-12
Applicant: 한국전자통신연구원
IPC: H01L33/48 , H01L27/14 , H01L31/0224
Abstract: An optical interconnection electronic device is provided to eliminate the necessity of a serializing unit, a paralleling unit, a modulating unit and the like by using a multiple channel fiber. A first silicon chip(301) is formed on a silicon substrate(300). A light emitting unit(302) receives an electrical signal from the first silicon chip and outputs a multiple light signal, formed on the silicon substrate to be connected to the first silicon chip. A light detecting unit(304) detects the multiple light signal and converts the detected multiple light signal into a multiple electrical signal, formed on the silicon substrate to be connected to the light emitting unit. A second silicon chip(305) receives the multiple electrical signal outputted from the light emitting unit, formed on the silicon substrate to be connected to the light detecting unit. The light emitting unit is connected to the light detecting unit by a multiple channel fiber(307). The light emitting unit can include a silicon-germanium intermediate layer and a III-V group compound semiconductor layer formed on the silicon-germanium intermediate layer.
Abstract translation: 提供光互连电子器件，以通过使用多通道光纤来消除串行化单元，并联单元，调制单元等的必要性。 在硅衬底（300）上形成第一硅芯片（301）。 发光单元（302）从第一硅芯片接收电信号，并输出形成在硅衬底上以连接到第一硅芯片的多光信号。 光检测单元（304）检测多个光信号，并将检测到的多个光信号转换成形成在硅基板上以连接到发光单元的多个电信号。 第二硅芯片（305）接收从与发光单元连接的硅基板上形成的发光单元输出的多个电信号。 发光单元通过多通道光纤（307）连接到光检测单元。 发光单元可以包括硅 - 锗中间层和形成在硅 - 锗中间层上的III-V族化合物半导体层。
-
公开(公告)号：KR1020080052196A
公开(公告)日：2008-06-11
申请号：KR1020070046872
申请日：2007-05-15
Applicant: 한국전자통신연구원
IPC: H01F27/00
Abstract: A symmetric inductor with a branching-typed structure and a method for manufacturing the same are provided to improve quality factor and a phase noise characteristic by forming the integrated inductor in a symmetric shape. A symmetric inductor includes a first metal wiring, a second metal wiring(120), and a via(130). The metal wiring is formed on a substrate(100) and has a spiral structure in which an input unit(111) and an output unit(112) are mutually symmetric with respect to a central axis. The second metal wiring is formed on the first metal wiring in a spiral shape arranged in parallel with the first metal wiring. The via electrically connects the first metal wiring and the second metal wiring. The symmetric inductor further includes an insulating layer formed between the first metal wiring and the second metal wiring.
Abstract translation: 提供具有分支型结构的对称电感器及其制造方法，以通过将集成电感器形成为对称形状来改善品质因数和相位噪声特性。 对称电感器包括第一金属布线，第二金属布线（120）和通孔（130）。 金属布线形成在基板（100）上并具有输入单元（111）和输出单元（112）相对于中心轴线相互对称的螺旋结构。 第二金属布线以与第一金属布线平行布置的螺旋形状形成在第一金属布线上。 通孔电连接第一金属布线和第二金属布线。 对称电感器还包括形成在第一金属布线和第二金属布线之间的绝缘层。
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.027 seconds)
