-
公开(公告)号：KR1020000001435A
公开(公告)日：2000-01-15
申请号：KR1019980021700
申请日：1998-06-11
Applicant: 한국전자통신연구원
IPC: H01L21/027
Abstract: PURPOSE: A refraction optical system is capable of easily producing a needed wavelength by use of a polarization effect removing panel without affecting a pattern formation instead of 1/4 wavelength panel or 1/2 wavelength panel. CONSTITUTION: The refraction optical system comprises: a reticle(1) having a pattern to be illuminated; a first lens(2) for correcting a difference between rays of light through the reticle; a first rectangular prism(5) for receiving the corrected ray of light by the first lens; a dielectric multi thin film layer(6) for refracting a S-waveform and passing a P-waveform, wherein the dielectric multi thin film layer is comprised of a high refraction material and a low refraction material deposited in turn; a 1/4 wavelength panel(4) for receiving the S-waveform refracted by the dielectric multi thin film layer, producing a phase difference between a normal ray of light and an abnormal ray of light, and changing the S-waveform to a circular polarized light, wherein the 1/4 wavelength panel produces a phase difference between a normal ray of light of the polarized light and an abnormal ray of light thereof, and then changes the polarized light to the P-waveform; a reflector(3) for refracting the polarized light through the 1/4 wavelength panel to re-receiving the light thus refracted to the 1/4 wavelength panel; a second rectangular prism(7) for receiving the P-waveform to the first rectangular prism and the dielectric multi thin film layer; a second lens(8) for receiving the P-waveform through the second rectangular prism; and a polarization effect removing panel(9) for making the polarization of light through the second lens irregular, and for illuminating the light to the wafer.
Abstract translation: 目的：折射光学系统能够通过使用偏振效果去除面板而容易地产生所需的波长，而不影响图案形成而不是1/4波长面板或1/2波长面板。 构成：折射光学系统包括：具有待照明图案的掩模版（1）; 用于校正通过所述掩模版的光线之间的差异的第一透镜（2） 第一矩形棱镜（5），用于通过第一透镜接收经校正的光线; 用于折射S波形并通过P波形的电介质多层薄膜层（6），其中介电多层薄膜层依次沉积高折射材料和低折射材料; 用于接收由电介质多层薄膜层折射的S波形的1/4波长面板（4），产生正常光线和异常光线之间的相位差，并将S波形改变为圆形 偏振光，其中1/4波长面板产生偏振光的正常光线和其异常光线之间的相位差，然后将偏振光改变为P波形; 反射器（3），用于折射通过1/4波长面板的偏振光，以重新接收由此折射到1/4波长面板的光; 用于将P波形接收到第一矩形棱镜和电介质多薄膜层的第二矩形棱镜（7）; 用于通过第二矩形棱镜接收P波形的第二透镜（8）; 以及用于使通过第二透镜的光的偏振不均匀并用于将光照射到晶片的偏振效应去除面板（9）。
-
公开(公告)号：KR100237178B1
公开(公告)日：2000-01-15
申请号：KR1019960037804
申请日：1996-09-02
Applicant: 한국전자통신연구원
IPC: H01J17/48
Abstract: 본 발명은 전계방출 소자 제조방법에 관한 것으로, 기판을 두단계로 식각하여 팁을 마스킹층의 크기에 비해 높게 형성하므로써 팁과 게이트의 간격을 크게 줄일 수 있고, 팁과 게이트 홀이 자동 정렬될 수 있으며, CVD에 의한 박막의 두께로 팁과 게이트의 간격을 조절할 수 있고, 게이트 절연막으로 열산화막과 CVD에 의한 박막을 적층하여 사용하여 열산화막의 절연 특성을 향상시켜 낮은 게이트 누설 전류를 얻을 수 있는 전계방출 소자 제조방법이 개시된다.
-
公开(公告)号：KR100218685B1
公开(公告)日：1999-09-01
申请号：KR1019960037805
申请日：1996-09-02
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계방출 소자 제조 방법에 관한 것으로, 기판을 두단계로 식각하여 팁을 마스킹층의 크기에 비해 높게 형성하여 팁과게이트의 간격을 크게 줄일 수 있고, 팁과게이트 홀이 자동 정렬될 수 있으며, CVD에 의한 박막의 두께로 팁과게이트의 간격을 조절할 수 있고, 폴리실리콘 산화막에 의해서 두꺼운게이트 절연막을 형성할 수 있어 낮은게이트 누설 전류를 얻을 수 있는 전계방출 소자 제조 방법이 개시된다.
-
公开(公告)号：KR100218684B1
公开(公告)日：1999-09-01
申请号：KR1019960037806
申请日：1996-09-02
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계방출 소자 제조 방법에 관한 것으로, 전계 방출용 전극과 집속 전극을 포함하는 자기 정렬형 집속 전극을 가지는 전계방출 소자를 제조하여 FEA(Field Emission Array)팁이 기존의 방법보다 균일하게 형성될 뿐 아니라 위치에 따른 비대칭성도 없어지며, 팁과 게이트의 간격을 크게 줄일 수 있고, 팁과 게이트 홀이 자동 정렬(self-align)될 수 있으며, 또한 전자가 퍼져 나가서 발생되는 여러 가지 문제를 해결할 수 있는 전계방출 소자 제조 방법이 개시된다.
-
公开(公告)号：KR1019990051721A
公开(公告)日：1999-07-05
申请号：KR1019970071089
申请日：1997-12-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계방출 디스플레이(Field Emission Display;이하,FED 라함)용 형광체 제조방법에 관한 것으로, 특히 고발광효율을 갖는 청색 (Y
2 SiO
5 :Ce) 형광체의 제조 방법에 관한 것이다.
종래 이티륨 실리케이트(yttrium silicate) 제조 시 소성 온도(1,350
o C 이상)가 높아 광특성(휘도, 색순도)이 좋지 않다. 본 발명에서는 저온에서 단시간 소성하여 강한 환원분위기에 환원 시켜 형광체를 제조하여 형광체 표면 상태를 잘 조절하므로서 휘도가 높고 색순도가 좋은 청색 형광체를 제조하였다. 반응물로 Y
2 O
3 , SiO
2 와 물에 녹인 CeCl
3 를 알코올이 담긴 막자발에 담아 2시간 이상 잘 혼합한다. 혼합물을 알루미나 용기에 담아 1,300
o C 이하의 온도로 예열된 전기로에서 소성시간을 10시간 이하로 하여 소성 시킨다. 소성된 생성물을 강한 환원 분위기하에서 단시간(5시간 이하) 동안 환원시켜 Y
2-x Ce
x SiO
5 를 얻는다. 기존의 방법으로 제조된 물질의 경우 음극선 루미느센스 방출 스펙트럼이 두개의 피크가 중첩되어 나타나고 색순도가 나쁜 반면, 본 발명에서 제안 된 방법을 사용하여 얻은 이티륨 실리케이트(yittrium silicate)는 한 개의 피크를 보이며 휘도가 높고 색순도가 좋아 디스플레이용 청색 형광체로 적합하다-
Patent Agency Ranking
公开(公告)号：KR1019990040010A
公开(公告)日：1999-06-05
申请号：KR1019970060287
申请日：1997-11-15
Applicant: 한국전자통신연구원
IPC: H01J17/48
Abstract: 본 발명은 전계 방출 소자의 제조 방법에 관한 것으로 특히, 전계 방출 전압을 낮추고 방출 전류량을 늘리기 위한 팁 제조 방법에 관한 것이다.
종래의 기술에서는 전계 방출 소자의 팁 제조시 낮은 일함수를 갖는 물질로 제조하는 방법이 제안되어 다이아몬드, 또는 탄소 및 GaN 등을 이용하였다. 그러나 이러한 물질은 성장이 어려워 팁을 형성하는데 문제점이 발생한다. 최근에는 실리콘을 이용하는 방법이 연구되고 있는데 팁의 안정성이 떨어져 장시간 사용하는 경우 쉽게 열화되는 특성이 있다. 그러나 기존의 발당된 반도체 기술을 이용할 수 있고 주변회로를 같은 기판에 만들 수 있는 장점이 있다.
본 발명에서는 팁의 동작 특성을 향상시키기 위해 제조가 용이한 천이금속 물질을 이용하여 팁위에 증착한 후, 급속 열처리 및 플라즈마 처리를 이용하여 일함수를 낮추는 방법을 제시한다.-
公开(公告)号：KR1019990038696A
公开(公告)日：1999-06-05
申请号：KR1019970058524
申请日：1997-11-06
Applicant: 한국전자통신연구원
Abstract: 본 발명은 반도체 전계 방출 소자의 제조 방법에 관한 것으로, 특히 인가된 전계에 의하여 전자를 방출하는 캐소드 팁의 제조 방법에 관한 것이다.
일반적으로 전계 방출 소자의 캐소드 팁은 그 끝을 뾰족한 원추형으로 만들기 위하여 고온 열산화 공정으로 제조된다. 그러므로 가격이 저렴하고 면적이 넓은 유리와 같은 소재를 기판으로 사용할 수 없을 뿐더러, 공정 조건에 따라 캐소드 팁의 모양이 다르게 형성되는 단점이 있다.
본 발명에서는 열산화 공정 대신 이온이 주입된 실리콘층의 선택적 식각 방법을 이용하여 캐소드 팁을 제조함으로, 저온에서 진행되는 안정적이고 균일한 전계 방출 소자의 제조 방법을 제시한다.-
公开(公告)号：KR1019980020555A
公开(公告)日：1998-06-25
申请号：KR1019960039064
申请日：1996-09-10
Applicant: 한국전자통신연구원
IPC: H01L21/205
Abstract: 본 발명은 스퍼터링 공정을 이용한 진공 소자의 구조 및 제조 방법에 관한 것으로, 등방성 및 이방성 식각법으로 실리콘 필라를 형성하여 방출 전극을 형성하고 게이트 절연막을 형성한 후 게이트 전극을 스퍼터링법을 이용하여 형성함으로써 게이트 전극이 방출 전극에 쉽게 인접할 수 있게 형성되고, 방출 전극과 게이트 전극간의 거리를 쉽게 조절할 수 있을 뿐 아니라 게이트 전극과 방출 전극간의 간격을 조절하면 원하는 저전압의 구동을 실현할 수 있고, 반도체 공정을 이용하므로 균일하고 안정된 진공소자를 제작할 수 있는 진공 소자의 구조 및 제조방법이 개시된다.
-
公开(公告)号：KR1019970054500A
公开(公告)日：1997-07-31
申请号：KR1019950053646
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로써, 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 저온에서 상압 이상의 고압 산소(O
2 )분위기로 열처리하여 다결정 실리콘 박막으로 상 변환시킴과 동시에 표면을 산화시켜 게이트 산화막 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정 실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인 영역을 형성하고 채널영역을 한정하는 공정과, 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인 영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비한다.
따라서, 비정질 실리콘의 고상 결정화를 위한 열처리 시간을 단축하므로 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터의 생산성을 향상시킬 뿐만 아니라 다결정 실리콘 결정립 크기를 균일하게 하여 박막 트랜지스터의 동작 전압을 감소시킬 수 있으며, 또한, 게이트 산화막을 열산화 방법으로 형성하므로 절연 특성 및 계면 특성이 양호하여 소자의 문턱 전압을 감소시킬 수 있으며 비정질 실리콘의 고상 결정화 및 게이트 산화막을 단 한번의 공정에 의해 이루어지기 때문에 제조 생산성과 공정의 안정성을 향상시킬 수 있다.-
公开(公告)号：KR1019970051709A
公开(公告)日：1997-07-29
申请号：KR1019950052683
申请日：1995-12-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계 방출 소자의 제조방법에 관한 것으로서, 불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트절연막의 상부에 게이트전극을 형성하는 공정과, 상기 게이트 절연막의 상부에 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치백하여 제거함과 동시 상기 팁과 대응하는 부분의 게이트전극을 제거하여 상기 게이트 절연막을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트 전극을 식각 마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 측방향으로도 제거되어 게이트 전극이 오버 행되도록 습식식각하여 상기 팁을 노출시키는 공정을 구비한다. 따라서, 팁과 게이트 전극을 자기 정렬시켜 팁과 게이트 전극의 간격을 일정하여 전계가 방출되는 방향을 일정하게 하고, 또한, 전계 방출 전류의 균일도를 향상시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
391
records
(took 0.022 seconds)
