公开(公告)号：FR3059146A1

公开(公告)日：2018-05-25

申请号：FR1661348

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (Vn) situé entre un niveau de métallisation inférieur (Mn) recouvert d'une couche d'encapsulation isolante (C1) et un niveau de métallisation supérieur (Mn+1), et au moins une discontinuité électrique (C10) entre au moins un premier via (V1) dudit niveau de vias et au moins une première piste (P1) dudit niveau de métallisation inférieur, située au niveau de ladite couche d'encapsulation (C1).

公开(公告)号：FR3033938B1

公开(公告)日：2018-04-27

申请号：FR1552290

申请日：2015-03-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SIMOLA ROBERTO ,  FORNARA PASCAL

IPC: H01L29/866

Abstract: L'invention concerne une diode Zener comprenant : une jonction de diode Zener formée dans un substrat semi-conducteur (SUB) parallèlement à la surface du substrat entre une région de cathode (CD1) et une région d'anode (AD1), des régions conductrices (BDC, EDC, ED1, NW) configurées pour générer un premier champ électrique perpendiculaire à la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates, et des régions conductrices (GT1, GTC) configurées pour générer un second champ électrique dans le plan de la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates.

公开(公告)号：FR3021457B1

公开(公告)日：2017-10-13

申请号：FR1454552

申请日：2014-05-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： WUIDART SYVIE ,  RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L27/092 ,  H01L29/06

Abstract: Circuit intégré comprenant un substrat (1) et au moins un composant (TR) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Ce circuit comprend en outre une structure capacitive (STC) possédant une première électrode destinée à être reliée à un premier potentiel (GND), une deuxième électrode destinée à être reliée à un deuxième potentiel (Vdd), l'une des deux électrodes étant située au moins en partie dans la région isolante (2) ; la structure capacitive (STC) est ainsi configurée pour permettre également une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3034567B1

公开(公告)日：2017-04-28

申请号：FR1552744

申请日：2015-03-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  ORELLANA SEBASTIAN

IPC: H01L27/00 ,  H01H1/00

Abstract: De façon à par exemple améliorer le contact ohmique entre deux pièces métalliques (10, 20) situées à un niveau de métallisation (M3), on équipe ces deux pièces de deux vias déportés (101, 201) situés au niveau de métallisation (M3) et au moins partiellement au niveau de vias (V3) immédiatement supérieur. Chaque via déporté comporte par exemple un composé inoxydable ou quasi inoxydable tel qu'une couche barrière en Ti/TiN.

公开(公告)号：FR3021457A1

公开(公告)日：2015-11-27

申请号：FR1454552

申请日：2014-05-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： WUIDART SYVIE ,  RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L27/092 ,  H01L29/06

Abstract: Circuit intégré comprenant un substrat (1) et au moins un composant (TR) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Ce circuit comprend en outre une structure capacitive (STC) possédant une première électrode destinée à être reliée à un premier potentiel (GND), une deuxième électrode destinée à être reliée à un deuxième potentiel (Vdd), l'une des deux électrodes étant située au moins en partie dans la région isolante (2) ; la structure capacitive (STC) est ainsi configurée pour permettre également une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3007198A1

公开(公告)日：2014-12-19

申请号：FR1355476

申请日：2013-06-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/762 ,  H01L21/336 ,  H01L29/78

Abstract: Circuit intégré, comprenant un substrat (1) et au moins un transistor NMOS (TRN) ayant au sein du substrat (1) une région active (10) entourée par une région isolante (2). Ladite région isolante (2) comporte au moins une zone dans laquelle elle possède deux domaines isolants (20, 21) mutuellement séparés par une région de séparation (11) formée par une partie du substrat.

公开(公告)号：FR3007195A1

公开(公告)日：2014-12-19

申请号：FR1355477

申请日：2013-06-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/336 ,  H01L29/772

Abstract: Le circuit intégré, comprend un substrat (1) et au moins un transistor NMOS (TRN) ayant au sein du substrat (1) une région active (10) entourée par une région isolante (2) et une région isolante supplémentaire (4) disposée au-dessus de la région de grille du transistor, de la région active et de la région isolante. Ledit au moins un transistor NMOS comprend au moins une région de contact métallique (9) traversant ladite région isolante supplémentaire et venant contacter au moins la face supérieure d'une portion de ladite région isolante.

公开(公告)号：FR3005204A1

公开(公告)日：2014-10-31

申请号：FR1353945

申请日：2013-04-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L23/64 ,  H01L29/94

Abstract: Le circuit intégré comprend au dessus d'un substrat une partie d'interconnexion (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante. Le circuit comprend en outre au moins un dispositif capacitif commutable (DIS) ayant une valeur capacitive ajustable et comportant au moins une cellule capacitive commutable (CEL) possédant un condensateur principal (CDP) et un système métallique disposé au moins en partie dans un logement de ladite partie d'interconnexion et électriquement connecté audit condensateur principal, le système métallique ayant un premier (BR) et un deuxième (PQI) éléments métalliques mobiles relativement l'un à l'autre dans ledit logement (LGT), et étant commutable entre une première configuration dans laquelle les deux éléments sont mutuellement espacés de façon à former un condensateur auxiliaire électriquement connecté audit condensateur principal et conférer une première valeur capacitive à ladite cellule capacitive, et une deuxième configuration dans laquelle les deux éléments métalliques sont mutuellement en contact de façon à conférer une deuxième valeur capacitive à la cellule capacitive.

公开(公告)号：FR2998417A1

公开(公告)日：2014-05-23

申请号：FR1260912

申请日：2012-11-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK ,  GOASDUFF YOANN ,  BIDAL VIRGINIE ,  FORNARA PASCAL

IPC: H01L21/302 ,  H01L27/02 ,  H01L29/92

Abstract: L'élément pointu (ELM) possède au moins une protubérance (DM) comportant dans sa partie supérieure une région pointue (RGP) limitant un cratère ouvert (CRT) et s'évasant depuis son extrémité pointue vers sa base en s'éloignant du centre du cratère (CRT).

公开(公告)号：FR2987171B1

公开(公告)日：2014-03-07

申请号：FR1251597

申请日：2012-02-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARTINEZ ALBERT ,  FORNARA PASCAL

IPC: H01L23/58 ,  H01G5/04