公开(公告)号：EP3334258A1

公开(公告)日：2018-06-13

申请号：EP17190322.2

申请日：2017-09-11

Applicant: KABUSHIKI KAISHA TOSHIBA ,  Toshiba Infrastructure Systems & Solutions Corporation

Inventor： Satake, Yoshiaki ,  Tamai, Shinji

IPC: H05K1/02 ,  H05K3/28 ,  H05K7/20 ,  H01L23/552 ,  H05K3/34

CPC classification number: H05K1/0209 ,  H01L23/552 ,  H01L2924/3025 ,  H05K1/0204 ,  H05K1/0233 ,  H05K3/0061 ,  H05K3/281 ,  H05K3/284 ,  H05K3/3415 ,  H05K3/3426 ,  H05K3/429 ,  H05K7/205 ,  H05K2201/0215 ,  H05K2201/066 ,  H05K2201/095 ,  H05K2201/09581 ,  H05K2201/09872 ,  H05K2201/10689 ,  H05K2203/1311 ,  H05K2203/1316 ,  H05K2203/1322 ,  H05K2203/1438

Abstract: A circuit board device of the embodiment includes: a mount board (10) having an electronic component (12) and a printed circuit board (11) having at least one surface where the electronic component is mounted; a heat path (40) arranged to a position facing the mount surface of the mount board, a sheet (30) arranged on the mount surface, and a resin portion (20) arranged between the sheet and the heat path. A cavity (D) surrounded by the sheet and the mount surface is formed in a step portion between the electronic component and the printed circuit board.

公开(公告)号：EP3005846A1

公开(公告)日：2016-04-13

申请号：EP14726394.1

申请日：2014-05-27

Applicant: Linxens Holding

Inventor： DIEU-GOMONT, Séverine ,  HOVEMAN, Bertrand

IPC: H05K1/11 ,  H01L23/00 ,  H05K3/00 ,  H01L23/498 ,  G06K19/077

CPC classification number: H01L24/85 ,  G06K19/07769 ,  H01L23/49855 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49 ,  H01L2224/49109 ,  H01L2224/85 ,  H01L2224/85002 ,  H01L2924/00014 ,  H05K1/028 ,  H05K1/0296 ,  H05K1/11 ,  H05K1/115 ,  H05K3/06 ,  H05K3/28 ,  H05K2201/0394 ,  H05K2201/095 ,  H05K2201/09509 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: The invention concerns a method for producing a printed circuit for a chip card module. This method involves producing two layers of electrically conductive material insulated from each other by a layer of insulating material, connection holes extending through the layer of insulating material and blocked by one of the layers of electrically conductive material, an area free of conductive material being provided in the other layer of electrically conductive material around the connection holes. The invention also concerns a printed circuit for a chip card produced using this method and a chip card module comprising such a printed circuit.

Abstract translation: 本发明涉及用于制造用于芯片卡模块的印刷电路的方法。 该方法涉及通过绝缘材料，连接孔通过绝缘材料的层延伸并且阻止导电材料层中的一个来自由导电材料的区域的层制造相互绝缘的导电材料的两个层被提供 在导电材料制成的连接孔的周围的其它层。 本发明因此涉及使用该方法和芯片卡模块包括寻求的印​​刷电路产生用于芯片卡的印刷电路。

公开(公告)号：JPWO2017150361A1

公开(公告)日：2018-10-25

申请号：JP2017007010

申请日：2017-02-24

Applicant: 株式会社村田製作所

Inventor： 足立 登志郎

IPC: H05K3/46

CPC classification number: H05K1/0271 ,  H05K1/0313 ,  H05K1/092 ,  H05K1/115 ,  H05K3/0011 ,  H05K3/4038 ,  H05K3/46 ,  H05K3/4644 ,  H05K2201/068 ,  H05K2201/095

Abstract: 樹脂基板(10)は、積層方向の一方端側の樹脂シート(101,102,103)によって構成される第1部分(P01)と、積層方向の他方端側の樹脂シート(104,105,106)によって構成される第2部分(P02)とを備える。複数の樹脂シート(101)−106の厚みは、第1部分(P01)と第2部分(P02)で略同じである。第1部分(P01)の体積に対する第1部分(P01)の平面状の導体パターン(210)の密度は、第2部分(P02)の体積に対する第2部分(P02)の平面状の導体パターン(220)の密度よりも低い。第1部分(P01)に形成される層間接続導体(310)の径φ10の平均は、第2部分(P02)に形成される層間接続導体(320)の径φ20の平均よりも大きい。

公开(公告)号：KR20210031304A

公开(公告)日：2021-03-19

申请号：KR1020190113081A

申请日：2019-09-11

Applicant: 삼성전기주식회사

Inventor： 민태홍 ,  김주호

IPC: H05K3/46 ,  H01Q1/22 ,  H01Q1/24

CPC classification number: H05K1/0393 ,  H05K3/4602 ,  H01Q1/2283 ,  H01Q1/241 ,  H01Q1/243 ,  H05K1/05 ,  H05K3/4626 ,  H05K3/4644 ,  H05K2201/0141 ,  H05K2201/0154 ,  H05K2201/0195 ,  H05K2201/095

Abstract: 본 개시는 코어층; 상기 코어층의 상측에 배치되며, 교대로 적층된 복수의 제1절연층 및 복수의 제1접합층을 포함하며, 상기 제1절연층의 상면 상에 각각 배치되어 상기 제1접합층에 각각 매립된 복수의 제1배선층을 더 포함하는, 제1빌드업 구조체; 및 상기 코어층의 하측에 배치되며, 교대로 적층된 복수의 제2절연층 및 복수의 제2접합층을 포함하며, 상기 제2절연층의 하면 상에 각각 배치되어 상기 제2접합층에 각각 매립된 복수의 제2배선층을 더 포함하는, 제2빌드업 구조체; 를 포함하며, 상기 코어층 및 상기 제2빌드업 구조체를 관통하는 관통부를 가지며, 상기 관통부가 배치된 영역을 플렉서블 영역으로 갖는, 인쇄회로기판 및 이를 포함하는 안테나 모듈에 관한 것이다.

公开(公告)号：JP2018093138A

公开(公告)日：2018-06-14

申请号：JP2016237622

申请日：2016-12-07

Applicant: 株式会社東芝 ,  東芝インフラシステムズ株式会社

Inventor： 佐竹 芳彰 ,  玉井 信司

IPC: H05K9/00 ,  H05K7/20 ,  H05K1/02 ,  H01L25/04 ,  H01L25/18 ,  H01L23/36 ,  H05K3/28

CPC classification number: H05K1/0209 ,  H01L23/552 ,  H01L2924/3025 ,  H05K1/0204 ,  H05K1/0233 ,  H05K3/0061 ,  H05K3/281 ,  H05K3/284 ,  H05K3/3415 ,  H05K3/3426 ,  H05K3/429 ,  H05K7/205 ,  H05K2201/0215 ,  H05K2201/066 ,  H05K2201/095 ,  H05K2201/09581 ,  H05K2201/09872 ,  H05K2201/10689 ,  H05K2203/1311 ,  H05K2203/1316 ,  H05K2203/1322 ,  H05K2203/1438

Abstract: 【課題】基板とヒートパスとの間に樹脂を配置したとしても、不具合の発生が少ない基板装置を提供する。 【解決手段】実施形態の基板装置は、電子部品と少なくとも一方の面に電子部品が実装されるプリント基板とを備える実装基板と、実装基板の実装面と対向する位置に配置されたヒートパスと、実装面上に配置されたシートと、シートとヒートパスとの間に配置された樹脂と、を備える。電子部品とプリント基板の段差部分には、シートと実装面とで囲まれた空洞が形成されている。 【選択図】図1

公开(公告)号：WO2014191428A1

公开(公告)日：2014-12-04

申请号：PCT/EP2014/060989

申请日：2014-05-27

Applicant: LINXENS HOLDING

Inventor： DIEU-GOMONT, Séverine ,  HOVEMAN, Bertrand

IPC: H05K1/11 ,  H01L23/00 ,  H05K3/00 ,  H01L23/498 ,  G06K19/077

CPC classification number: H01L24/85 ,  G06K19/07769 ,  H01L23/49855 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49 ,  H01L2224/49109 ,  H01L2224/85 ,  H01L2224/85002 ,  H01L2924/00014 ,  H05K1/028 ,  H05K1/0296 ,  H05K1/11 ,  H05K1/115 ,  H05K3/06 ,  H05K3/28 ,  H05K2201/0394 ,  H05K2201/095 ,  H05K2201/09509 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: L'invention concerne un procédé de fabrication d'un circuit imprimé pour module de carte à puce. Ce procédé consiste à réaliser deux couches de matériau électriquement conducteur isolées l'une de l'autre par une couche de matériau isolant, des trous de connexion s 'étendant à travers la couche de matériau isolant et obturés par l'une des couches de matériau électriquement conducteur, une zone dépourvue de matériau conducteur étant ménagée dans l'autre couche de matériau électriquement conducteur autour des trous de connexion. L'invention concerne également un circuit imprimé pour carte à puce fabriqué avec ce procédé et un module de carte à puce comportant un tel circuit imprimé.

Abstract translation: 本发明涉及一种用于制造用于芯片卡模块的印刷电路的方法。 该方法包括通过绝缘材料层彼此绝缘的两层导电材料制成，连接孔延伸穿过绝缘材料层并被导电材料层之一阻挡，提供了不含导电材料的区域 在连接孔周围的另一层导电材料中。 本发明还涉及使用该方法制造的芯片卡的印刷电路和包括这种印刷电路的芯片卡模块。

公开(公告)号：WO2013029041A3

公开(公告)日：2013-06-20

申请号：PCT/US2012052503

申请日：2012-08-27

Applicant: AMPHENOL CORP ,  PANIAGUA JOSE RICARDO

Inventor： PANIAGUA JOSE RICARDO

IPC: G06F17/50

CPC classification number: H05K1/116 ,  G06F17/5081 ,  G06F2217/82 ,  H05K1/0225 ,  H05K1/0245 ,  H05K1/0251 ,  H05K3/0005 ,  H05K3/0047 ,  H05K3/10 ,  H05K3/42 ,  H05K2201/0784 ,  H05K2201/09372 ,  H05K2201/095 ,  H05K2201/09718 ,  H05K2201/09727 ,  H05K2203/0207 ,  H05K2203/0242 ,  Y10T29/49165

Abstract: A printed circuit board for carrying high frequency signals. Conducting structures of the printed circuit board are shaped within breakout regions to limit impedance discontinuities in the signal paths between vias and conductive traces within the printed circuit board. Values of parameters of traces or anti-pads, for example, may be adjusted to provide a desired impedance. The specific values selected as part of designing a printed circuit board may match the impedance of the breakout region to that of the via. The parameters for which values are selected may include the trace width, thickness, spacing, length over an anti-pad or angle of exit from the breakout region.

Abstract translation: 用于传输高频信号的印刷电路板。 印刷电路板的导电结构在突出区域内成形以限制印刷电路板内的通孔和导电迹线之间的信号路径中的阻抗不连续性。 例如，可以调整迹线或防焊垫的参数值以提供期望的阻抗。 选择作为设计印刷电路板的一部分的特定值可以将突破区域的阻抗与通孔的阻抗相匹配。 其值被选择的参数可以包括迹线宽度，厚度，间隔，反焊盘上的长度或从中断区域退出的角度。

公开(公告)号：JP2017123414A

公开(公告)日：2017-07-13

申请号：JP2016002347

申请日：2016-01-08

Applicant: 新光電気工業株式会社 ,  韓国新光マイクロエレクトロニクス株式会社

Inventor： 池田 巧 ,  海沼 正夫 ,  木村 康之 ,  姜 昌薫 ,  姜 泰旭 ,  金 享坤

IPC: H01L31/02 ,  H01L23/12 ,  H01L23/02 ,  H01S5/022

CPC classification number: H05K1/0274 ,  H01L31/02005 ,  H01L31/0203 ,  H01S5/02256 ,  H01S5/18 ,  H05K1/115 ,  H05K2201/095

Abstract: 【課題】量産性及び反射特性に優れた光半導体素子用パッケージを提供すること。 【解決手段】本光半導体素子用パッケージは、貫通孔が形成されたアイレットと、前記貫通孔に挿通された信号用のリードと、前記貫通孔内において前記信号用のリードを封止するガラス封止部と、を有し、前記信号用のリードは、小径部と、テーパ部を介して前記小径部の両側に設けられた大径部と、を備え、前記小径部及び前記テーパ部は前記ガラス封止部内に配置され、前記ガラス封止部内に配置される前記大径部の長さは0.2mm以下である。 【選択図】図3

公开(公告)号：JP2014516474A

公开(公告)日：2014-07-10

申请号：JP2014506426

申请日：2012-03-30

Applicant: モーガン/ウェイス テクノロジーズ,インコーポレイテッドMorgan/Weiss Technologies, Inc.

Inventor： モーガン ジョンソン， ,  フレデリック ジー． ウェイス，

IPC: H01L23/32 ,  H05K1/02 ,  H05K1/18

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: インターポーザー基板は、インターポーザー基板内の相互コネクターアレイと、相互コネクターアレイ内の少なくとも１つのコネクターに接続されたインターポーザー内の少なくとも１つの導電配線と、インターポーザー基板上に位置し、前記導電配線に電気的に接続された少なくとも１つの周辺回路と、を備える。 インターポーザー基板内の相互コレクターアレイは、回路基板上のプロセッサー用の相互コネクターアレイに従って配置されている。 導電配線は、インターポーザー基板内のコネクターと、回路基板上のプロセッサー用の相互コネクターアレイの対応する１つとの間に電気的な接続が存在しないように、インターポーザー基板に対して平行に配置されている。
【選択図】図１

公开(公告)号：KR1020140055006A

公开(公告)日：2014-05-09

申请号：KR1020120121205

申请日：2012-10-30

Applicant: 엘지이노텍 주식회사

Inventor： 안윤호 ,  이상명 ,  정원석 ,  손영준 ,  이우영 ,  김란 ,  박성수 ,  한준욱

IPC: H05K3/46 ,  H05K1/18

CPC classification number: H05K1/185 ,  H01L21/568 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K3/4602 ,  H05K2201/09136 ,  H05K2201/095 ,  H05K2201/0959 ,  H05K2201/10636 ,  H05K2203/0191 ,  Y02P70/611

Abstract: The present invention provides a manufacturing method for a chip mounting type printed circuit board including a step of forming a plurality of circuit pattern layers connected to a via hole on one side of a core layer or the other side facing the one side; a step of mounting a chip by preparing a chip mounting cavity penetrating the core layer; a step of filling the chip mounting cavity and an inner area of the via hole by laminating a first insulation material layer on one side of the core layer; and a step of laminating a different kind of a second insulation material layer from the first insulation material layer on the surface of the core layer.

Abstract translation: 本发明提供了一种用于芯片安装型印刷电路板的制造方法，包括：形成多个电路图形层的步骤，所述多个电路图案层连接到芯层的一侧或面向一侧的另一侧的通孔; 通过准备穿透芯层的芯片安装腔来安装芯片的步骤; 通过在芯层的一侧层叠第一绝缘材料层来填充芯片安装空腔和通孔的内部区域的步骤; 以及在芯层的表面上与第一绝缘材料层层叠不同种类的第二绝缘材料层的步骤。