公开(公告)号：KR1020060060336A

公开(公告)日：2006-06-05

申请号：KR1020040099383

申请日：2004-11-30

Applicant: 삼성전자주식회사

Inventor： 김주현 ,  김성민 ,  한병웅

IPC: G02F1/1335

CPC classification number: G02F1/133553 ,  G02B6/0055 ,  G02F2001/133342

Abstract: 본 발명은 반사 시트를 개선한 평판표시장치에 관한 것이다. 본 발명에 따른 평판표시장치는, 화상을 표시하는 적어도 2개의 평판표시패널과 여기에 광을 공급하는 적어도 1개의 백라이트 어셈블리(backlight assembly)를 포함한다. 여기서, 각 백라이트 어셈블리는 광을 반사시키는 반사 시트를 포함한다. 이러한 반사 시트 중 적어도 하나의 반사 시트는, 베이스층(base layer)과, 그 바로 위에 형성되고 내부에 다수의 중공 입자(empty bead)를 포함하는 수지층을 포함한다.
평판표시장치, 반사 시트, 수지층, 수지막, 중공 입자

公开(公告)号：KR100583725B1

公开(公告)日：2006-05-25

申请号：KR1020030078711

申请日：2003-11-07

Applicant: 삼성전자주식회사

Inventor： 오창우 ,  박동건 ,  최정동 ,  김민상 ,  김성민

IPC: H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/76283 ,  H01L29/1079 ,  H01L29/78

Abstract: 부분적으로 절연된 전계효과 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법을 제공한다. 차례로 적층된 하부 반도체막, 희생막 및 상부 반도체막으로 구성되는 반도체 기판을 형성한 후, 상기 희생막을 제거하여 상기 하부 반도체막과 상기 상부 반도체막 사이에 매몰 갭영역을 형성한다. 이후, 상기 반도체 기판에 트랜지스터들을 형성한다. 이때, 상기 희생막은 에피택시얼 성장 기술로 형성된 결정질 반도체일 수 있다.

公开(公告)号：KR1020060033122A

公开(公告)日：2006-04-19

申请号：KR1020040082076

申请日：2004-10-14

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  윤은정 ,  김동원

IPC: H01L21/66

CPC classification number: H01L22/34 ,  G01R31/2644 ,  H01L29/66795

Abstract: 입체형 트랜지스터의 전기적 특성을 측정하여 평가하기 위한 테스트 일렉트리컬 그룹 패턴을 포함하는 반도체 소자를 개시한다. 본 발명의 일 실시예에 따른 반도체 소자는 셀 어레이 영역과 테스트 영역이 한정되어 있는 반도체 기판, 셀 어레이 영역 상에 형성되어 있는 다수의 제1 입체형 트랜지스터, 제1 입체형 트랜지스터와 동일한 구조를 가지며, 테스트 영역 상에 형성되어 있는 다수의 제2 입체형 트랜지스터, 다수의 제2 입체형 트랜지스터의 소스/드레인 영역을 전기적으로 연결하는 제1 배선 및 다수의 제2 입체형 트랜지스터의 게이트 전극을 전기적으로 연결하는 제2 배선을 포함한다.
입체형 트랜지스터, TEG

公开(公告)号：KR1020060022414A

公开(公告)日：2006-03-10

申请号：KR1020040071225

申请日：2004-09-07

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  리밍 ,  윤은정

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L29/42384 ,  H01L29/66772 ,  H01L29/7854 ,  H01L29/78654 ,  H01L29/78696 ,  H01L29/41775 ,  H01L2224/4813

Abstract: 행방향으로 2개 이상이 어레이되어 있는 와이어 브릿지 채널을 구비한 모스 트랜지스터 및 그것의 제조방법에 대하여 개시한다. 본 발명에 따른 모스 트랜지스터는 소오스/드레인 영역이 반도체 기판의 양 단부 상에 위치하고 있는 소오스/드레인 패턴에 한정되어 있고, 채널은 다수의 타원형 또는 원형의 와이어 브릿지 채널로서 소오스 영역과 드레인 영역을 연결하도록 행방향으로 2개 이상이 서로 이격되게 어레이되어 있다. 그리고, 게이트 전극은 게이트 절연막을 개재하고서 다수의 원형 또는 타원형 와이어 브릿지 채널을 둘러싸도록 소오스/드레인 패턴 사이에 형성되어 있다.
모스 트랜지스터, 멀티 브릿지 채널, 단채널 효과, 협채널 효과, FinFET, DELTA

公开(公告)号：KR100553683B1

公开(公告)日：2006-02-24

申请号：KR1020030028287

申请日：2003-05-02

Applicant: 삼성전자주식회사

Inventor： 이성영 ,  김성민 ,  박동건 ,  여경환

IPC: H01L29/78

CPC classification number: H01L29/66651 ,  H01L21/76224 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/802

Abstract: 여기에 개시되는 반도체 소자 및 그 제조 방법은, 에피탁시얼 기술을 적용하여 불순물 확산 영역들 하부 또는 채널 영역 하부에 절연 영역을 형성하여, 짧은 채널 효과를 저감하고, 누설 전류를 줄이는 동시에 플로팅 바디 효과를 억제한다.
짧은 채널 효과, 에피탁시얼 실리콘, 플로팅 바디 효과, 에스오아이(SOI)

Abstract translation: 该半导体装置及其制造的方法在外延通过施加期间冻结技术杂质扩散区的悬浮以形成在下部，减少了短沟道效应，并在同一时间减少浮体的，漏电流底部或沟道区隔离的区域中公开 抑制效果。

公开(公告)号：KR1020060011320A

公开(公告)日：2006-02-03

申请号：KR1020040060101

申请日：2004-07-30

Applicant: 삼성전자주식회사

Inventor： 윤은정 ,  김성민 ,  이성영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/78696 ,  H01L29/42392 ,  H01L29/66772 ,  H01L29/41725

Abstract: 다중가교채널 트랜지스터(MBCFET) 제조 방법을 제시한다. 본 발명에 따르면, 기판 상에 채널층들 및 채널층들 사이에 삽입되는 채널층간층들의 적층체를 형성하고, 적층체를 선택적으로 식각하여 상호 평행하게 가로질러 채널층 패턴들 및 채널층간층 패턴들의 제1적층부와 제1적층부 양쪽에 잔류하는 층들의 제2적층부들로 분리하는 두 트렌치(trench)들을 형성한다. 트렌치들을 채워 제2적층부들로 설정되는 제2소스/드레인 영역들에 이어지는 제1소스/드레인 영역들을 선택적 에피택셜로 성장시킨다. 제1적층부의 채널층간층 패턴들의 양 끝단면을 선택적으로 노출하고 선택적으로 제거하여 제1소스/드레인 영역 및 상기 채널층 패턴들에 의해 둘러싸인 관통 터널들을 형성한다. 관통 터널들을 채우고 제1적층부 상으로 연장되는 게이트를 게이트 유전층을 수반하여 형성한다.
MBCFET, 유효 채널 길이, SEG, 더미 게이트 패턴, SiGe

公开(公告)号：KR100543788B1

公开(公告)日：2006-01-20

申请号：KR1020030090151

申请日：2003-12-11

Applicant: 한국전자통신연구원 ,  삼성전자주식회사 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 김준형 ,  이광천 ,  정재호 ,  김성민 ,  정현규 ,  김영일

IPC: H03F1/32

Abstract: 본 발명은 적응형 역방향 다이오드 구조를 갖는 전력증폭기에 관한 것으로, 증폭부, 바이어스부 및 역방향 다이오드를 포함한다. 증폭부는 입력 고주파 신호를 선형 증폭하기 위해 적어도 하나 이상의 증폭 트랜지스터를 구비한다. 바이어스부는 증폭부의 베이스 단자와 기준 전압 사이에 연결되어, 증폭부에 대한 기준 바이어스 전압을 공급한다. 역방향 다이오드는 바이어스부와 증폭부에 입력 고주파 신호를 공급하는 구동단 사이에 연결되어, 구동단의 출력 고주파 신호 중 일부를 바이어스부로 커플링시킨다. 본 발명에 따르면, 역방향으로 바이어스된 다이오드가 구동단의 출력전력 세기에 따라 크기가 다른 RF 신호를 커플링시켜 바이어스 트랜지스터에 공급함으로써 전력단의 공급 DC 전류를 출력전력에 따라 적응적으로 공급하며, 이로 인해 작은 출력전력에서는 삽입 손실을 최소화하고 높은 출력전력에서는 높은 선형성을 확보할 수 있다. 또한, 본 발명에 따른 바이어스 회로는 아주 작게 구현될 수 있어 실제적인 단말기 전력증폭기에 용이하게 내장될 수 있다.
전력증폭기, 바이어스 회로, 적응형, 역방향 다이오드, 커플링,

公开(公告)号：KR1020050092572A

公开(公告)日：2005-09-22

申请号：KR1020040017665

申请日：2004-03-16

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  여경환 ,  정인수 ,  최시영 ,  손용훈 ,  이영은 ,  이병찬 ,  이종욱

IPC: H01L21/20

CPC classification number: H01L29/0653 ,  H01L29/78

Abstract: 여기에 개시되는 이형 반도체 기판은 실리콘 기판과, 상기 실리콘 기판 상에 형성된 실리콘-게르마늄 에피탁시얼 패턴, 그리고 상기 실리콘 기판 및 상기 실리콘-게르마늄 에피탁시얼 기판 상에 형성된 상부가 평탄한 실리콘 에피탁시얼층을 포함한다. 이 같은 이형 반도체 기판은 다양한 반도체 제조 공정에서 기저 반도체 기판으로 사용될 수 있다.

公开(公告)号：KR1020050067342A

公开(公告)日：2005-07-01

申请号：KR1020030098223

申请日：2003-12-27

Applicant: 한국전자통신연구원 ,  삼성전자주식회사 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 정재호 ,  김성민 ,  김준형 ,  이광천 ,  김영일

IPC: H04B7/212

Abstract: 시간 분할 송수신 방식의 통신 시스템에서, 스위치를 통하여 송신부와 수신부를 분리하여 송신 신호가 수신 경로로 유입되는 것을 방지한다. 특히, 수신 신호의 자동 이득 제어에서 수신 경로로 유입되는 송신 신호에 의해서 발생할 수 있는 오동작을 방지한다. 그리고 수신부와 송신부가 동일한 주파수 대역을 사용하는 IF 혼합기와 저역통과 필터를 공유함으로써, 시스템의 구성을 간략히 할 수 있다.

公开(公告)号：KR100481209B1

公开(公告)日：2005-04-08

申请号：KR1020020059886

申请日：2002-10-01

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  박동건 ,  이창섭 ,  최정동 ,  이신애 ,  김성호

IPC: H01L29/78

CPC classification number: H01L29/785 ,  H01L21/823412 ,  H01L29/42356 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/66787 ,  H01L29/78 ,  H01L29/78642 ,  H01L29/78654 ,  H01L29/78696

Abstract: 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법이 개시되어 있다. 반도체 기판의 주 표면 상에, 수직 방향으로 형성된 복수개의 채널 및 각각의 채널 사이에 형성된 복수개의 터널을 구비하는 액티브 채널 패턴이 형성된다. 상기 액티브 채널 패턴 상에 상기 복수개의 터널을 매립하면서 복수개의 채널을 둘러싸도록 게이트 전극이 형성된다. 상기 게이트 전극과 복수개의 채널 사이에 게이트 절연막이 형성된다. 상기 액티브 채널 패턴의 양측에 상기 복수개의 채널과 연결되도록 소오스/드레인 영역이 형성된다. 게이트 전극으로 매립되는 터널의 수평 길이가 게이트 길이 영역에 한정되어 채널 폭보다 작은 게이트 길이를 갖는 고집적 트랜지스터를 구현할 수 있다. 또한, 소오스/드레인 영역이 복수개의 채널에 대해 수직 방향으로 균일한 도핑 프로파일을 가지므로, 채널 수가 늘어나더라도 균일한 소오스/드레인 접합 캐패시턴스를 유지할 수 있다. 따라서, 접합 캐패시턴스를 최소화하면서 전류를 증가시켜 소자의 속도를 향상시킬 수 있다.