公开(公告)号：KR200371092Y1

公开(公告)日：2005-01-05

申请号：KR2020040027331

申请日：2004-09-23

Applicant: 전자부품연구원

Inventor： 이우성 ,  유명재 ,  유찬세

IPC: H03H7/01

CPC classification number: H03H7/01 ,  H01P7/065 ,  H03H9/02574 ,  H03H9/0561

Abstract: 본 고안은, 듀얼밴드 이동통신단말기용 고주파 스위치 모듈에 관한 것으로서, 인덕터나, 커패시터 등의 스위칭 관련 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 인덕터, 커패시터 등의 스위칭 관련 단위 소자들을 세라믹 시트(sheet)를 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 종래의 스위칭 소자보다 최소화할 수 있게 된다.

公开(公告)号：KR100388279B1

公开(公告)日：2003-06-19

申请号：KR1020010004048

申请日：2001-01-29

Applicant: 전자부품연구원

Inventor： 이우성 ,  유찬세 ,  박종철 ,  강남기 ,  이영신 ,  곽승범

IPC: H05K1/18

Abstract: PURPOSE: An RF(Radio Frequency) element built-in substrate of MCM(Multi-Chip Module)-C is provided to reduce the number of fabrication processes of the MCM-C by fabricating the MCM-C with active elements and manual elements such as an FET, a transistor, and a diode. CONSTITUTION: A resistance(11) and a capacitor(15) are formed on a ceramic substrate including manual elements. A conductive line(30) is arranged in an inside of the ceramic substrate. Active elements such as a transistor(21) are formed on an upper portion of the ceramic substrate including manual elements. A capacitor and pad pattern(15a) is used as a pad of the active elements and a capacitor(15) mounted in the ceramic substrate. The capacitor and pad pattern(15a) is exposed on an upper surface of the capacitor(15). The transistor(21) is located on the capacitor and pad pattern(15a).

Abstract translation: 目的：提供MCM（多芯片模块）-C的RF（射频）元件内置基板以通过制造具有有源元件和手动元件的MCM-C来减少MCM-C的制造工艺的数量 作为FET，晶体管和二极管。 构成：电阻（11）和电容器（15）形成在包括手动元件的陶瓷基板上。 导线（30）布置在陶瓷基板的内部。 诸如晶体管（21）的有源元件形成在包括手动元件的陶瓷基板的上部上。 电容器和焊盘图案（15a）用作有源元件的焊盘和安装在陶瓷基板中的电容器（15）。 电容器和焊盘图案（15a）暴露在电容器（15）的上表面上。 晶体管（21）位于电容器和焊盘图案（15a）上。

公开(公告)号：KR1020030004474A

公开(公告)日：2003-01-15

申请号：KR1020010039967

申请日：2001-07-05

Applicant: 전자부품연구원

Inventor： 박종철 ,  조현민 ,  이우성 ,  박성대

IPC: G01R27/28

Abstract: PURPOSE: A device for calibrating stack elements, a method for manufacturing the same and a method for measuring a high frequency characteristics by using the same are provided to eliminate the effect of a via hole and accurately measure a high frequency characteristic by making the structure which is similar to an object to be measured. CONSTITUTION: A device(300) for calibrating stack elements includes an impedance pattern layer located at the same height of an incorporated device to be measured and printed thereon an impedance pattern(310) to performing the calibration of the incorporated device, a via hole layer stacked on the impedance pattern layer and having the same height of a via hole(320) of the incorporated device and a plurality of conductive pads(330) stacked on the via hole layer and connected to the impedance pattern(310) through the via hole(320), wherein the device(300) is calibrated to the impedance pattern(310) corresponding to the position of the incorporated device by contacting a measurement device to perform the calibration at the conductive pads(330).

Abstract translation: 目的：提供一种用于校准堆叠元件的装置，其制造方法以及通过使用它们来测量高频特性的方法，以消除通孔的影响并精确地测量高频特性， 类似于要测量的对象。 构成：用于校准堆叠元件的装置（300）包括阻抗图案层，该阻抗图案层位于被测量的并入装置的相同高度并在其上印刷有阻抗图案（310），以执行所结合的装置的校准，通孔层 堆叠在阻抗图案层上并且具有与所结合的器件的通孔（320）相同的高度和堆叠在通孔层上并通过通孔连接到阻抗图案（310）的多个导电焊盘（330） （320），其中通过接触测量装置在所述导电焊盘（330）处执行所述校准，所述装置（300）被校准为对应于所结合的装置的位置的所述阻抗图案（310）。

公开(公告)号：KR1020020063404A

公开(公告)日：2002-08-03

申请号：KR1020010004048

申请日：2001-01-29

Applicant: 전자부품연구원

Inventor： 이우성 ,  유찬세 ,  박종철 ,  강남기 ,  이영신 ,  곽승범

IPC: H05K1/18

CPC classification number: H05K1/185 ,  H05K1/0237

Abstract: PURPOSE: An RF(Radio Frequency) element built-in substrate of MCM(Multi-Chip Module)-C is provided to reduce the number of fabrication processes of the MCM-C by fabricating the MCM-C with active elements and manual elements such as an FET, a transistor, and a diode. CONSTITUTION: A resistance(11) and a capacitor(15) are formed on a ceramic substrate including manual elements. A conductive line(30) is arranged in an inside of the ceramic substrate. Active elements such as a transistor(21) are formed on an upper portion of the ceramic substrate including manual elements. A capacitor and pad pattern(15a) is used as a pad of the active elements and a capacitor(15) mounted in the ceramic substrate. The capacitor and pad pattern(15a) is exposed on an upper surface of the capacitor(15). The transistor(21) is located on the capacitor and pad pattern(15a).

Abstract translation: 目的：提供MCM（多芯片模块）-C的内置RF（射频）元件，以通过用有源元件和手动元件制造MCM-C来减少MCM-C的制造工艺数量 作为FET，晶体管和二极管。 构成：在包括手动元件的陶瓷基板上形成电阻（11）和电容器（15）。 导电线（30）布置在陶瓷衬底的内部。 诸如晶体管（21）的有源元件形成在包括手动元件的陶瓷基板的上部。 电容器和焊盘图案（15a）用作有源元件的焊盘和安装在陶瓷衬底中的电容器（15）。 电容器和焊盘图案（15a）暴露在电容器（15）的上表面上。 晶体管（21）位于电容器和焊盘图案（15a）上。

公开(公告)号：KR100293307B1

公开(公告)日：2001-10-25

申请号：KR1019980016883

申请日：1998-05-12

Applicant: 전자부품연구원

Inventor： 구기덕 ,  장동석 ,  이우성 ,  성재석 ,  이규복

IPC: H01F27/00

Abstract: PURPOSE: A stacked ferrite inductor and method for manufacturing the same is provided to easily estimate an inductance value by changing turns of coil, while maintaining cross section occupied by the coil constant. CONSTITUTION: A stacked ferrite inductor comprises a first ferrite sheet unit having a plurality of first ferrite sheets(51,53,56,58) having via holes(512,532,562) connected to electrode patterns(511,531,561,581); a second ferrite sheet unit having a plurality of second ferrite sheets(52,54,55,57) having via holes(522,542,552,572), wherein the second ferrite sheets having no electrode patterns are inserted between first ferrite sheets; a conductive paste filling the via holes of first and second ferrite sheets so as to interconnect the electrode patterns; and a third ferrite sheet unit having a plurality of third ferrite sheets(1,2) disposed onto and beneath the first ferrite sheet unit, wherein third ferrite sheets have no electrode patterns.

公开(公告)号：KR100294979B1

公开(公告)日：2001-07-12

申请号：KR1019980021898

申请日：1998-06-12

Applicant: 전자부품연구원

Inventor： 구기덕 ,  장동석 ,  성재석 ,  이우성

IPC: H01Q9/27 ,  H01Q5/00 ,  H01Q13/24 ,  H01Q11/08

Abstract: 다중 대역 세라믹 칩 안테나를 개시한다. 이 다중 대역 세라믹 칩 안테나는 세라믹 유전체를 재료로 하여 직육면체로 형성되는 본체와, 본체 내부에 독립적으로 형성되는 다수의 헬리컬 도체를 포함한다. 다수의 헬리컬 도체는 나선 형상으로 형성된 하나 이상의 메인 헬리컬 도체와, 각 메인 헬리컬 도체 내부에 나선형으로 형성되는 다수의 서브 헬리컬 도체를 포함한다. 각 헬리컬 도체의 나선 회전축은 본체의 밑면과 옆면에 각각 평행하다. 각 헬리컬 도체의 길이 등을 다르게 형성함으로서 각 헬리컬 도체의 사용 주파수 대역이 달라지게 된다. 따라서 다수의 주파수 대역을 사용할 수 있으며, 크기가 작아서 휴대 단말기에 내장이 가능하고, 또한 비교적 넓은 밴드 폭을 갖는다.

公开(公告)号：KR1020010036982A

公开(公告)日：2001-05-07

申请号：KR1019990044238

申请日：1999-10-13

Applicant: 전자부품연구원

Inventor： 박종철 ,  강남기 ,  이우성 ,  임욱 ,  조현민 ,  곽승범 ,  류대원 ,  유찬세

IPC: H01G4/30

CPC classification number: H01G4/30 ,  H01G4/005

Abstract: PURPOSE: A high frequency condenser for ceramic laminated module is provided to improve the capacitance characteristics and the high frequency characteristics by minimizing the condenser area and by reducing the signal transmission distance by the via contact. CONSTITUTION: The high frequency condenser for ceramic laminated module has the via contacts(18) on the center of the electrode patterns(10a,10b,10c,10d) and omits the pad of the electrode patterns. The multiple electrode patterns are connected alternatively. The electrode pattern has the square shaped plane structure where the capacitance is charged on that area and two holes on the center position of each electrode pattern. One hole of each electrode pattern is alternatively connected to the holes of adjacent electrode patterns, and the other hole of each electrode pattern is connected to the insulator pattern. The insulator patterns(14a,14b,14c,14d) are laminated between electrode patterns. The via holes(16a,16b,16c,16d) are formed on each insulator pattern and on each electrode pattern. All via holes are filled by conductive material to form the via contact.

Abstract translation: 目的：提供陶瓷层叠模块的高频电容器，通过最小化电容器面积和通过通孔接点减小信号传输距离，提高电容特性和高频特性。 构成：用于陶瓷层叠模块的高频电容器在电极图案（10a，10b，10c，10d）的中心具有通孔触点（18），并省略电极图案的焊盘。 多个电极图案交替连接。 电极图案具有方形平面结构，其中电容在该区域上充电，并且在每个电极图案的中心位置具有两个孔。 每个电极图案的一个孔替代地连接到相邻电极图案的孔，并且每个电极图案的另一个孔连接到绝缘体图案。 绝缘体图案（14a，14b，14c，14d）层叠在电极图案之间。 通孔（16a，16b，16c，16d）形成在每个绝缘体图案上和每个电极图案上。 所有通孔由导电材料填充以形成通孔接触。

公开(公告)号：KR1020010026505A

公开(公告)日：2001-04-06

申请号：KR1019990037857

申请日：1999-09-07

Applicant: 전자부품연구원

Inventor： 박종철 ,  강남기 ,  이우성 ,  임욱 ,  조현민 ,  곽승범 ,  유찬세

IPC: H01G4/33

CPC classification number: H01G4/30 ,  H01G4/005

Abstract: PURPOSE: A high-frequency condenser for a ceramic layer module is provided to improve characteristics of a capacity and a high-frequency by maximizing an effective area of an electrode pattern and shortening a signal transmitting distance. CONSTITUTION: A high-frequency condenser for a ceramic layer module includes a plurality of electrode patterns(10a,10b,10c,10d) and insulation layers(12a,12b,12c). Each electrode pattern has an effective area(A) in which an electrostatic capacity is stored. Each electrode pattern has a concave recess at its side. The electrode patterns are layered such that the concave recesses are located alternately, i.e. zigzag. Insulation patterns(14a,14b,14c,14d) are provided in the respective concave recesses. The electrode patterns and insulation layers are layered alternately by one and one. Each electrode pattern is formed with a pair of via holes(16a,16b,16c,16d) at its both sides including the insulation pattern. The via holes are filled with a conductive material to form via contacts(18a,18b).

Abstract translation: 目的：提供一种用于陶瓷层模块的高频电容器，通过最大化电极图案的有效面积和缩短信号传输距离来提高容量和高频特性。 构成：用于陶瓷层模块的高频电容器包括多个电极图案（10a，10b，10c，10d）和绝缘层（12a，12b，12c）。 每个电极图案具有存储静电电容的有效面积（A）。 每个电极图案在其侧面具有凹形凹部。 电极图案被层叠成使得凹凹槽交替地位于Z字形。 绝缘图案（14a，14b，14c，14d）设置在相应的凹形凹部中。 电极图案和绝缘层交替地层叠一层。 每个电极图案在其包括绝缘图案的两侧形成有一对通孔（16a，16b，16c，16d）。 通孔填充有导电材料以形成通孔触点（18a，18b）。

公开(公告)号：KR100238778B1

公开(公告)日：2000-01-15

申请号：KR1019970054036

申请日：1997-10-21

Applicant: 전자부품연구원

Inventor： 장동석 ,  성재석 ,  구기덕 ,  이우성

IPC: H01L23/544

Abstract: 본 발명의 적층 세라믹 부품의 측면 단자 인쇄 방법은 그린 쉬트들이 적층된 적층체를 준비하는 단계와, 싱기 적층체를 가로방향으로 절단하여 복수개로 분리된 적층체들을 형성하는 단계와, 상기 분리된 적층체들을 세워서 측면을 상부로 위치시키는 단계와, 상기 측면이 상부로 위치한 분리된 적층체들을 접촉하도록 모으는 단계와, 상기 모여진 분리된 적층체의 측면에 단자를 인쇄하는 단계를 포함하여 이루어진다. 상기 적층체의 절단시 상기 적층체의 표면에 세로방향으로 칼금을 내는 단계를 더 포함할 수 있다. 본 발명의 적층 세라믹 부품의 측면 단자 인쇄 방법은 간단한 공정으로 시간과 비용의 절감효과를 얻을 수 있고, 절단선의 위치만을 변화시킴으로써 여러 크기의 적층체를 제조할 수 있다.

公开(公告)号：KR1019990079689A

公开(公告)日：1999-11-05

申请号：KR1019980012423

申请日：1998-04-08

Applicant: 전자부품연구원

Inventor： 구기덕 ,  장동석 ,  성재석 ,  이우성

IPC: H01L21/027

Abstract: 본 발명은 표면실장형 적층 세라믹 칩 부품의 제조기술에 관한 것으로 작업공수의 절감효과와 비용절감효과 및 수율을 향상시킬 수 있으며 제품의 초소형화를 가능하게 하는 적층세라믹 부품의 제조방법을 제공하는데 본 발명의 목적이 있다.
상기 목적을 달성하는 본 발명의 적층세라믹 부품의 제조공정은 그린시트 상의 외부단자 형성을 위한 입출력용 전극패턴 및 회로패턴을 형성하게될 위치에 홀을 펀칭하여 형성된 비아홀에 도전성 페이스트를 충진하는 비아홀 형성 공정과, 상기 비아홀이 형성된 그린시트 상에 정해진 회로패턴 및 이에 접속되는 내외부 전극패턴을 형성하는 공정과, 상기의 패턴형성 공정에 이어 그린시트들을 적층하여 상기 비아홀을 통해 층간 회로패턴 및 외부단자가 접속되게 하고 정해진 절단선을 따라 절단하여 그린시트 적층 칩을 형성하는 공정과, 상기 공정에서 얻어진 그린시트 적층 칩을 소성하는 공정을 포함한다.