公开(公告)号：KR100119272B1

公开(公告)日：1997-09-30

申请号：KR1019930026309

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박병선 ,  구진근

IPC: H01L21/027

Abstract: A mixed processing method coupled to a high production of optical stepper and a high resolution of electron exposure system is disclosed. The mixed processing method comprises the steps of: coating a photo-resist(4) on a wafer(1) having a silicon oxide(2) and a polysilicon layer(3) and soft baking; successively performing alignment and exposure using the optical stepper and the e-beam; and developing the exposed portion(5) using alkali developer and hard baking. Thereby, it is possible to decrease the processing steps by using successively the optical stepper and the e-beam.

Abstract translation: 公开了一种混合处理方法，其结合高产量的光学步进器和高分辨率的电子曝光系统。 混合处理方法包括以下步骤：在具有氧化硅（2）和多晶硅层（3）的晶片（1）上涂覆光致抗蚀剂（4）并进行软烘烤; 使用光学步进机和电子束连续执行对准和曝光; 并使用碱显影剂和硬烘烤显影曝光部分（5）。 由此，可以依次使用光学步进机和电子束来减少处理步骤。

公开(公告)号：KR1019970054262A

公开(公告)日：1997-07-31

申请号：KR1019950051465

申请日：1995-12-18

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/338 ,  H01L29/80

Abstract: 본 발명은 화합물 반도체 소자의 오믹전극 형성방법에 관한 것으로서, 화합물 반도체의 기판 상에 채널층을 결정 성장하고 이채널층 상부의 소정 부분에 감광막을 형성하는 공정과, 상기 채널층과 감광막의 상부에 금속 초격자층과 오믹 접촉전극 구조를 이루는 오믹 금속층을 형성하는 공정과, 상기 감광막을 제거함과 동시에 상부에 형성된 오믹 금속층도 제거하고 상기 채널층의 노출된 부분과 오믹 금속층의 상부에 보호층을 형성한 후 상기 오믹 금속층을 저온과 고온에서 연속적으로 2단계 급속 열처리하는 공정과, 상기 보호층을 제거하고 상기 채널층과 오믹 금속층의 상부에 PMMA의 제1 감광막과 P(MMA-MAA)의 제2 감광막을 형성한 후 상기 제1 및 제2 감광막을 노광 및 현상하여 상기 채널층을 노출시키는 T자 형의 개구를 형성하는 공정과, 상기 개구 를 통해 상기 채널층의 노출된 부분과 상기 제1 및 제2 감광막의 상부에 게이트 금속전극을 형성하는 공정과, 상기 제1 및 제2 감광막을 리프트-오프 방법에 의해 제거함과 동시에 상부의 게이트 금속전극을 제거하는 공정을 구비한다. 따라서, 오믹 금속 전극을 열처리시 오믹 금속의 표면이 부풀어지는 것을 방지하므로 오믹 전극의 접촉 저항을 향상시킬 수 있으며, 또한, 오믹 금속 표면을 평탄하게 하여 서브미크론급의 미세한 게이트 패턴을 용이하게 형성할 수 있다.

公开(公告)号：KR1019960026089A

公开(公告)日：1996-07-22

申请号：KR1019940035478

申请日：1994-12-21

Applicant: 한국전자통신연구원

Inventor： 오용호 ,  박병선 ,  이각현 ,  유형준

IPC: H01L21/027

公开(公告)号：KR1019960008982A

公开(公告)日：1996-03-22

申请号：KR1019940019491

申请日：1994-08-08

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  오용호 ,  유형준

IPC: H01L21/027

公开(公告)号：KR1019950021041A

公开(公告)日：1995-07-26

申请号：KR1019930029353

申请日：1993-12-23

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  오용호 ,  유형준

IPC: H01L21/027

Abstract: 본 발명은 광노광장치를 이용한 리소그라피 공정시 위상격자로 구성된 미해상 회절층을 사용하여 부분차광막 방식의 해상력 개선을 보완한 구조로 미해상 회절 마스크의 구조를 접목하여 보다 좋은 리소그라피성능을 발휘하게 하는 변형 미해상 회절 마스크 구조 및 제작방법에 관한 것이다. 본 발명의 변형 미해상 회절마스크는 부분 차광막 방법으로 제작된 주 마스크 패턴의 상부에 웨이퍼 위에 상이 전사되지 않는 위상격자 패턴으로 형성된 미해상 회절층이 놓여진 구조로 되어 있었다. 따라서 본 발명은 종래의 DDM의 리소그라피 특성을 개선시켜 주 마스크의 해상력을 높이고 촛점심도를 크게 하는 효과가 있다.

公开(公告)号：KR100289328B1

公开(公告)日：2001-12-28

申请号：KR1019980053108

申请日：1998-12-04

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L29/80

Abstract: 이단계 게이트 리세스(recess) 공정을 이용하여 이단 T-형상의 게이트 구조를 갖는 화합물반도체 소자를 제조하는 방법이 개시된다. 본 발명에 의한 이단계 게이트 리세스 방법을 이용하여 제작된 T-형 게이트에 의하면, 쇼트키 층과 접촉하는 게이트 전극의 게이트 길이가 실제로 게이트 패턴의 길이와 동일하기 때문에 소자의 차단 주파수의 저하없이 고주파 특성을 향상시킬 수 있다. 또한, 본 발명은 2 단의 T-형상의 게이트 전극패턴 하부에 절연막 스페이서를 구비함으로써, 게이트 전극과 소오스/드레인 전극 간의 절연 특성을 향상시킬 수 있다. 그 결과, 신뢰성이 높은 초고속 저잡음의 화합물 반도체 소자를 제작할 수 있다.

公开(公告)号：KR100274150B1

公开(公告)日：2000-12-15

申请号：KR1019970059538

申请日：1997-11-12

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  맹성재

IPC: H04B7/14

Abstract: PURPOSE: An indoor/outdoor wireless repeater is provided to amplify and radio-repeat a radio signal such as satellite broadcast, LMDS, wireless CATV, radio ATM from outdoor or, in reverse, to radio-repeat a wireless signal transmitted from an indoor radio terminal or a radio private network to the outdoor. CONSTITUTION: A subscriber transmitting part(200) amplifies the radio signal transmitted from an indoor terminal equipment without an additional frequency amplification and transfers it to the outdoor. A subscriber receiving part(100) amplifies the radio signal transmitted from the outdoor without the additional frequency amplification and transfers it the indoor.

Abstract translation: 目的：提供一个室内/室外无线中继器，用于放大和无线电重复室外无线电信号（如卫星广播，LMDS，无线CATV，无线电ATM）等无线电信号，或者反向无线电重复从室内无线电发送的无线信号 终端或无线电专线到室外。 构成：用户发送部件（200）放大从室内终端设备发送的无线信号，无需额外的频率放大，并将其传送到室外。 订户接收部分（100）放大从室外发射的无线电信号而没有额外的频率放大，并将其传送到室内。

公开(公告)号：KR100262941B1

公开(公告)日：2000-09-01

申请号：KR1019980020845

申请日：1998-06-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박병선 ,  윤형섭 ,  이진희 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 본 발명은 반도체 기술분야에 관한 것으로, 특히 화합물 반도체 소자의 미세 T형 게이트 형성방법에 관한 것이며, 미세한 T형 게이트를 안정적인 구조로 용이하게 형성할 수 있는 화합물 반도체 소자의 미세 T형 게이트 형성방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은 T형 게이트 형성을 위한 희생막(예를 들어, 실리콘 질화막) 증착시 증착 온도를 점진적으로 변화시켜 다층의 박막을 증착하고, 이후 습식식각시 증착 온도에 따른 층간의 식각속도차를 이용하며, 또 전자빔 레지스트 패턴이 높은 온도에서 흘러내리는 플로우(flow) 특성을 이용하여 안정적인 구조를 가지는 계단형 미세 T형 게이트를 형성한다. 즉, 본 발명은 게이트 다리와 머리부위가 만나는 부분을 계단형 구조로 형성하여 게이트 다리와 머리의 끊어짐을 방지하고, 절연막이 게이트 다리를 양쪽에서 지지하고 있기 때문에 미세한 게이트 다리와 면적이 큰 T형 게이트 전극을 들뜸 없이 제작할 수 있다.

公开(公告)号：KR100262940B1

公开(公告)日：2000-09-01

申请号：KR1019980019864

申请日：1998-05-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/335

CPC classification number: B82Y10/00 ,  H01L21/28587 ,  H01L29/66469 ,  H01L29/66878

Abstract: PURPOSE: A method for manufacturing a chemical compound semiconductor device by lifting off an insulating layer is provided to form stably a gate electrode by using a high temperature heatproof metal. CONSTITUTION: The first insulating layer pattern having the first opening portion is formed on a semiconductor layer. The second insulating layer pattern having the second opening portion is formed on the first insulating layer pattern. A gate electrode(25A) of a T shape is formed by forming a conductive layer on a whole structure. The second insulating pattern is removed. The first insulating layer pattern is etched and the first insulating layer remains on a sidewall of a pillar(25B) of the conductive layer forming the gate electrode(25A) of the T shape.

Abstract translation: 目的：提供一种通过提升绝缘层来制造化合物半导体器件的方法，以通过使用高温耐热金属稳定地形成栅电极。 构成：具有第一开口部分的第一绝缘层图案形成在半导体层上。 具有第二开口部分的第二绝缘层图案形成在第一绝缘层图案上。 通过在整个结构上形成导电层来形成T形的栅电极（25A）。 去除第二绝缘图案。 蚀刻第一绝缘层图案，并且第一绝缘层保留在形成T形的栅电极（25A）的导电层的柱（25B）的侧壁上。

公开(公告)号：KR1020000039191A

公开(公告)日：2000-07-05

申请号：KR1019980054446

申请日：1998-12-11

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L21/18

Abstract: PURPOSE: A compound semiconductor device having a gate electrode of a stairs type is provided so as to improve a heat-resistibility and an insulating ability by using a two-steps etching process of a heat-resistible metal thin-layer and an insulating layer. CONSTITUTION: A fabrication method of the compound semiconductor device having the gate electrode of the stairs type contains the following processes: a process to compose an etch-stop layer, an ohmic layer, an insulation layer, and a heat-resistibility metal layer orderly on the compound semiconductor epitaxial substrate having several epitaxial layers; a process to form a gate insulation layer pattern of the stairs shape by etching the above heat-resistibility metal layer and insulation layer through the two-steps etching process; a process to form a gate recess pattern of T type pillar by etching the above ohmic contact layer and etch-stop layer through using a process of a two-steps gate recess to use a photo-resist pattern as a mask; a process to form the gate electrode of the stairs shape by lifting off the above photo-resist pattern, after evaporating in vacuum a gate metal on the above gate recess pattern; and a process to form a self-aligned source and drain electrode.

Abstract translation: 目的：提供一种具有楼梯型栅电极的化合物半导体器件，以通过使用耐热金属薄层和绝缘层的两步蚀刻工艺来提高耐热性和绝缘能力。 构成：具有楼梯型栅极电极的化合物半导体器件的制造方法包括以下工序：将有序蚀刻停止层，欧姆层，绝缘层和耐热金属层构成的工序 所述化合物半导体外延基板具有多个外延层; 通过两步蚀刻工艺蚀刻上述耐热金属层和绝缘层，形成楼梯形状的栅极绝缘层图案的工艺; 通过使用两步栅极凹槽的工艺蚀刻上述欧姆接触层和蚀刻停止层以使用光致抗蚀剂图案作为掩模来形成T型柱的栅极凹槽图案的工艺; 在真空中蒸发上述栅极凹槽图案上的栅极金属之后，通过剥离上述光致抗蚀剂图案来形成楼梯形状的栅电极的工艺; 以及形成自对准源极和漏极的工艺。