公开(公告)号：EP1966822A1

公开(公告)日：2008-09-10

申请号：EP06842589.1

申请日：2006-12-18

Applicant: NXP B.V.

Inventor： SONSKY, Jan ,  VAN NOORT, Wibo, D.

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  B81C1/00158 ,  B81C2201/014

Abstract: A method of manufacturing a semiconductor device wherein a laminate structure comprising a sacrificial layer is sandwiched between two etch stop layers (8,11) and which separates a semiconductor membrane (9) from a bulk substrate (1) is used to provide an underetched structure. Access trenches (4) and support trenches (5) are formed in the layered structure through the thickness of the semiconductor layer (9) and through the upper etch stop layer (8). The support trenches extend deeper through the sacrificial layer (12) and the lower etch stop layer and are filled. The sacrificial layer is exposed and etched away selectively to the etch stop layers to form a cavity (30) and realise a semiconductor membrane which is attached to the bulk substrate via a vertical support structure comprising the filled support trenches.

Abstract translation: 一种制造半导体器件的方法，其中包括牺牲层的叠层结构被夹在两个蚀刻停止层（8,11）之间并且将半导体膜（9）与体衬底（1）分开，用于提供未拉伸结构 。 通过半导体层（9）的厚度并穿过上部蚀刻停止层（8）在分层结构中形成接入沟槽（4）和支撑沟槽（5）。 支撑沟槽通过牺牲层（12）和下部蚀刻停止层更深地延伸并被填充。 牺牲层被选择性地暴露并蚀刻到蚀刻停止层以形成空腔（30）并且实现半导体膜，该半导体膜通过包括填充的支撑沟槽的垂直支撑结构附接到体衬底。

公开(公告)号：EP1880977A2

公开(公告)日：2008-01-23

申请号：EP07112635.3

申请日：2007-07-17

Applicant: Honeywell International Inc.

Inventor： Klein, Jonathan L. ,  Pilchowski, Jorg

IPC: B81C1/00

CPC classification number: B81C1/00579 ,  B81C2201/0107 ,  B81C2201/014

Abstract: Micro-electromechanical systems (MEMS) pre-fabrication products and methods for forming MEMS devices using silicon-on-metal (SOM) wafers. An embodiment of a method may include the steps of bonding a patterned SOM wafer to a cover wafer (46), thinning the handle layer of the SOM wafer (48), selectively removing the exposed metal layer (50), and either continuing with final metallization (64) or cover bonding to the back of the active layer (62).

Abstract translation: 微机电系统（MEMS）预制产品和使用硅金属（SOM）晶片形成MEMS器件的方法。 方法的实施例可以包括以下步骤：将图案化SOM晶片结合到覆盖晶片（46），使SOM晶片（48）的手柄层变薄，选择性地去除暴露的金属层（50），并且继续最终 金属化（64）或覆盖结合到有源层（62）的背面。

公开(公告)号：EP1655610A3

公开(公告)日：2007-12-19

申请号：EP06001026.1

申请日：2000-04-14

Applicant: MURATA MANUFACTURING CO., LTD.

Inventor： Oguchi, Takahiro, (A170) Intell. Property Dept.

IPC: G01P15/08

CPC classification number: G01C19/5719 ,  B81B2201/025 ,  B81C1/00579 ,  B81C1/00587 ,  B81C2201/0132 ,  B81C2201/014 ,  G01P15/0802 ,  G01P15/125 ,  G01P2015/0814 ,  Y10S148/012 ,  Y10S148/135 ,  Y10S148/159

Abstract: A method of manufacturing an external force detection sensor in which a sensor element is formed by through-hole (20) dry etching of an element substrate (3), and an electrically conductive material is used as an etching stop layer (18) during the dry etching.

公开(公告)号：EP1180494B1

公开(公告)日：2007-01-03

申请号：EP01306284.9

申请日：2001-07-20

Applicant: Agere Systems, Inc.

Inventor： Chan, Edward ,  Kim, Jungsang ,  Huggins, Harold Alexis ,  Soh, Hyongsok

IPC: B81B3/00 ,  H03H9/17 ,  H03H3/02

CPC classification number: H03H9/173 ,  B81B2201/0271 ,  B81C1/00142 ,  B81C2201/014 ,  H03H3/02 ,  H03H2003/021

Abstract: A new bulk resonator may be fabricated by a process that is readily incorporated in the traditional fabrication techniques used in the fabrication of monolithic integrated circuits on a wafer. The resonator is decoupled from the wafer by a cavity etched under the resonator using selective etching through front openings (vias) in a resonator membrane. In a typical structure the resonator is formed over a silicon wafer by first forming a first electrode, coating a piezoelectric layer over both the electrode and the wafer surface and forming a second electrode opposite the first on the surface of the piezoelectric layer. After this structure is complete, a number of vias are etched in the piezoelectric layer exposing the surface under the piezoelectric layer to a selective etching process that selectively attacks the surface below the piezoelectric layer creating a cavity under the resonator.

公开(公告)号：EP1428255A4

公开(公告)日：2005-09-21

申请号：EP02798102

申请日：2002-08-29

Applicant: SILICON LIGHT MACHINES INC

Inventor： BRUNER MIKE

IPC: B81C1/00 ,  B81B3/00 ,  B81B7/00 ,  H01L21/46 ,  H02N1/00 ,  H03H9/24

CPC classification number: B81C1/00484 ,  B81B2201/0271 ,  B81B2203/0136 ,  B81C1/00246 ,  B81C1/00333 ,  B81C2201/0109 ,  B81C2201/014 ,  B81C2203/0136 ,  B81C2203/0735

Abstract: The current invention provides for encapsulated release structures, intermediates thereof and methods for their fabrication. The multi-layer structure has a capping layer (211) that preferably comprises silicon oxide and/or silicon nitride and which is formed over an etch resistant substrate (203). A patterned device layer (206), preferably comprising silicon nitride, is embedded in a sacrificial material (205, 209), preferably comprising polysilicon, and is disposed between the etch resistant substrate (203) and the capping layer (211). Access trenches or holes (219) are formed into the capping layer (211) and the sacrificial material (205, 209) is selectively etched through the access trenches (219) such that portions of the device layer (206) are released from the sacrificial material (205, 209). The etchant preferably comprises a noble gas fluoride NgF2x (wherein Ng = Xe, Kr or Ar: and where x = 1, 2 or 3). After etching that sacrificial material (205, 209), the access trenches (219) are sealed to encapsulate (241) released portions the device layer (206) between the etch resistant substrate (203) and the capping layer (211). The current invention is particularly useful for fabricating MEMs devices, multiple cavity devices and devices with multiple release features.

公开(公告)号：EP1344746A2

公开(公告)日：2003-09-17

申请号：EP03251321.0

申请日：2003-03-05

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： Lee, Eun-sung ,  Kim, Chung-woo ,  Song, In-sang ,  Kim, Jong-seok ,  Lee, Moon-chul

IPC: B81C1/00 ,  B81B3/00

CPC classification number: B81B3/0078 ,  B81B2201/014 ,  B81B2203/0118 ,  B81B2203/0307 ,  B81B2203/04 ,  B81C2201/0107 ,  B81C2201/014 ,  H01H59/0009

Abstract: A method for fabricating a MEMS device having a fixing part, driving part, electrode part, and contact parts on a substrate. A driving electrode is formed on the substrate, and then an insulation layer is formed thereon. The insulation layer is patterned, and the regions of the insulation layer in which the fixing part and the contact parts are formed are etched. A metal layer is formed on the substrate. The metal layer is planarized down to the insulation layer, and the driving electrode is formed. A sacrificial layer is formed on the substrate, and a groove-shaped space is formed in a region in which the fixing part is formed. A MEMS structure layer is formed on the sacrificial layer. Sidewalls are formed in the groove-shaped space, and the fixing part and driving part are formed, leaving the sacrificial layer underneath the fixing part.

Abstract translation: 一种用于制造在基板上具有固定部分，驱动部分，电极部分和接触部分的MEMS器件的方法。 在基板上形成驱动电极，然后在其上形成绝缘层。 对绝缘层进行图案化，并且蚀刻形成有固定部和接触部的绝缘层的区域。 在基板上形成金属层。 金属层被平坦化到绝缘层，并且形成驱动电极。 在基板上形成牺牲层，在形成固定部的区域形成有槽状的空间。 在牺牲层上形成MEMS结构层。 侧壁形成在槽形空间中，并且形成固定部分和驱动部分，在牺牲层之下留下固定部分。

公开(公告)号：WO2010003228A1

公开(公告)日：2010-01-14

申请号：PCT/CA2009/000931

申请日：2009-07-08

Applicant: THE ROYAL INSTITUTION FOR THE ADVANCEMENT OF LEARNING/MCGIII UNIVERSITY ,  EL-GAMAL, Mourad ,  CICEK, Paul-Vahé ,  NABKI, Frederic

Inventor： EL-GAMAL, Mourad ,  CICEK, Paul-Vahé ,  NABKI, Frederic

IPC: B81C1/00 ,  B81B7/02

CPC classification number: B81C1/00666 ,  B81B3/0021 ,  B81B7/008 ,  B81B2201/01 ,  B81B2201/0235 ,  B81B2201/0271 ,  B81B2201/03 ,  B81B2207/015 ,  B81B2207/03 ,  B81C1/00063 ,  B81C1/00246 ,  B81C1/00396 ,  B81C1/00587 ,  B81C2201/014 ,  B81C2201/0169 ,  B81C2201/0174 ,  B81C2203/0721 ,  B81C2203/0735

Abstract: A method of providing microelectromechanical structures (MEMS) that are compatible with silicon CMOS electronics is provided. The method providing for processes and manufacturing sequences limiting the maximum exposure of an integrated circuit upon which the MEMS is manufactured to below 35O°C, and potentially to below 25O°C, thereby allowing direct manufacturing of the MEMS devices onto electronics, such as Si CMOS circuits. The method further providing for the provisioning of MEMS devices with multiple non-conductive structural layers such as silicon carbide separated with small lateral gaps. Such silicon carbide structures offering enhanced material properties, increased environmental and chemical resilience whilst also allowing novel designs to be implemented taking advantage of the non-conductive material of the structural layer. The use of silicon carbide being beneficial within the formation of MEMS elements such as motors, gears, rotors, translation drives, etc where increased hardness reduces wear of such elements during operation.

Abstract translation: 提供了一种提供与硅CMOS电子器件兼容的微机电结构（MEMS）的方法。 该方法提供了将MEMS制造的集成电路的最大曝光限制在低于350℃并可能低于250℃的工艺和制造顺序，从而允许将MEMS器件直接制造到电子器件上，例如Si CMOS电路。 该方法进一步提供具有多个非导电结构层的MEMS器件，例如用小的侧向间隙分离的碳化硅。 这种碳化硅结构提供增强的材料性能，增加环境和化学弹性，同时还允许利用结构层的非导电材料来实现新颖的设计。 在形成MEMS元件（例如马达，齿轮，转子，平移驱动器等）中使用碳化硅是有益的，其中增加的硬度降低了操作期间这些元件的磨损。

公开(公告)号：WO2008113325A2

公开(公告)日：2008-09-25

申请号：PCT/DE2008/000434

申请日：2008-03-13

Applicant: FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. ,  MERZ, Peter ,  REIMER, Klaus ,  SENGER, Frank

Inventor： MERZ, Peter ,  REIMER, Klaus ,  SENGER, Frank

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81C2201/014

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines mikromechanischen Bauelements mit mindestens einer freitragenden Struktur, bei dem eine Leiterbahnebene (11) und eine Opferschicht (4) aus einem elektrisch nicht leitenden Material so auf ein Substrat (2) aufgebracht werden, dass die Leiterbahnebene (11) zwischen Substrat (2) und Opferschicht (4) oder innerhalb der Opferschicht (4) liegt, auf die Opferschicht (4) eine die freitragende Struktur bildende Schicht (3) abgeschieden wird und die Opferschicht (4) zur Fertigstellung der freitragenden Struktur durch einen Ätzprozess teilweise entfernt wird. Bei dem vorgeschlagenen Verfahren wird oberhalb eines zu schützenden Bereichs der Leiterbahnebene (11) eine elektrisch leitfähige Schutzschicht (15) in die Opferschicht (4) eingebettet, die als Ätzstoppschicht beim Ätzprozess für die Entfernung der Opferschicht (4) dient. Die Schutzschicht (15) wird in einem nachfolgenden Prozess wieder entfernt, wobei eine darunter liegende dünne Opferschicht (17) als Passivierungsschicht auf den Leiterbahnen verbleibt. Das Verfahren ermöglicht den Schutz der Leiterbahnebene in sensiblen Bereichen und lässt sich einfach mit bestehenden Oberflächen-mikromechanischen Prozessen umsetzen.

Abstract translation: 本发明涉及一种用于制造具有至少一个自支撑结构，其中导体轨迹平面（11）和由非导电材料制成的牺牲层（4），从而在基板（2）上施加一个微机械部件，该带状导体平面（ 11）（基板2）和牺牲层（4）之间或在所述牺牲层（4），（牺牲层4）的层，在悬臂式结构形成（3）沉积，和牺牲层（4），用于通过所述自支撑结构的完成 蚀刻工艺部分地移除。 在所提出的方法中，在牺牲层（4）的导电保护层（15）嵌入其中的区域的上方被保护的导体轨道面（11），其作为在蚀刻过程中的蚀刻停止用于除去牺牲层中的（4）。 所述保护层（15）在随后的工艺，其中的底层薄牺牲层（17）保持为在导体轨迹的钝化层再次除去。 该方法允许互连级的敏感区域的保护和可以用简单的现有表面微机械处理来实现。

公开(公告)号：WO2006003962A1

公开(公告)日：2006-01-12

申请号：PCT/JP2005/012019

申请日：2005-06-23

Applicant: 株式会社アルバック ,  森川 泰宏 ,  林 俊雄 ,  鄒 紅コウ

Inventor： 森川 泰宏 ,  林 俊雄 ,  鄒 紅コウ

IPC: H01L21/3065

CPC classification number: H01L21/30655 ,  B81C1/00595 ,  B81C2201/014 ,  H01J37/3255 ,  H01J2237/334

Abstract: マスク選択比を大きくでき、異方性に優れ、深くエッチングすることのできるエッチング方法及び装置を提供する。本発明によるエッチング装置においては、真空チャンバ内に設けた基板電極に対向して電位的に浮遊状態に維持された浮遊電極を設け、この浮遊電極の基板電極に対向した側に、エッチング保護膜を形成する材料を設け、浮遊電極に高周波電力を間欠的に印加させる制御手段を設けて構成される。また、本発明によるエッチング方法においては、基板電極に対向して設けた浮遊電極の基板電極に対向した側に設けた、エッチング保護膜を形成する材料をターゲット材として用い、主ガスとして希ガスのみを用い、浮遊電極に高周波電力を印加して、基板上にスパッタ膜を形成し、その後、浮遊電極への高周波電力の印加を止め、真空チャンバにエッチングガスを導入して基板をエッチングし、基板上におけるスパッタ膜の形成とエッチングとを予定のシーケンスで繰り返すように構成される(図1)。

Abstract translation: 蚀刻方法和系统能够以较大的掩模选择比和优异的各向异性进行深蚀刻。 该蚀刻系统包括：浮动电极，其处于潜在的浮置状态，同时面对设置在真空室中的基板电极;形成设置在面向基板电极的浮置电极侧的蚀刻保护膜的材料;以及控制装置， 高频功率间歇地连接到浮动电极。 在蚀刻方法中，使用设置在与衬底电极相对设置的浮置电极的面向衬底电极的一侧上形成蚀刻保护膜的材料，向浮动电极施加高频功率，在衬底上形成溅射膜， 目标材料，仅使用稀有气体作为主要气体。 随后，将高频电力施加到浮动电极被中断，通过将蚀刻气体引入真空室来蚀刻衬底，并且根据预定的顺序重复在衬底上形成溅射膜和蚀刻衬底（图 1）。

公开(公告)号：WO2003090261A1

公开(公告)日：2003-10-30

申请号：PCT/US2003/012311

申请日：2003-04-21

Applicant: GLIMMERGLASS NETWORKS, INC.

Inventor： SPALLAS, James, P. ,  FERNANDEZ, Andres ,  DEBEY, Thomas ,  MURAY, Lawrence, P.

IPC: H01L21/00

CPC classification number: B81C1/00119 ,  B81B2201/042 ,  B81C2201/0104 ,  B81C2201/014 ,  B81C2201/017 ,  B81C2201/019

Abstract: Method for fabricating ultrathin gaps producing ultrashort standoffs (26) in array structures includes sandwiching a patterned device layer (12) between a silicon standoff layer (26) and a silicon support layer (38), providing that the back surfaces (46, 48) of the respective silicon support layer and the standoff layer are polished to a desired thickness corresponding to the desired standoff height on one side and to at least a minimum height for mechanical strength on the opposing side, as well as to a desired smoothness. Standoffs and mechanical supports are then fabricated by etching to produce voids with the dielectric oxides (20, 40) on both sides of the device layer serving as suitable etch stops. Thereafter, the exposed portions of the oxide layers are removed to release the pattern, and a package layer is mated with the standoff voids to produce a finished device. The standoff layer can be fabricated to counteract curvature.

Abstract translation: 用于制造在阵列结构中产生超短距离（26）的超薄间隙的方法包括在硅间隔层（26）和硅支撑层（38）之间夹着图案化的器件层（12），只要后表面（46,48） 将相应的硅支撑层和支座层抛光到对应于一侧上所需的间隔高度的期望厚度，并且至少在相对侧上的机械强度的最小高度以及期望的平滑度。 然后通过蚀刻制造支座和机械支撑件以产生空隙，其中装置层两侧的电介质氧化物（20,40）用作合适的蚀刻停止点。 此后，去除氧化物层的暴露部分以释放图案，并且将封装层与间隙空隙配合以产生成品装置。 可以制造隔离层以抵消曲率。