-
公开(公告)号：KR1020170079438A
公开(公告)日：2017-07-10
申请号：KR1020150190010
申请日：2015-12-30
Applicant: (재)한국나노기술원
IPC: H01L21/02 , H01L21/20 , H01L29/66 , H01L29/78 , H01L21/205 , H01L21/304 , H01L21/311
Abstract: 본발명은실리콘(001) 기판상에반도체소자를형성하는방법에관한것으로서, 실리콘(001) 기판상에반도체에피층을성장하는방법에있어서, 실리콘(001) 기판상에전면또는광역시드층을형성하는제1단계와, 상기전면또는광역시드층영역상에패터닝공정을통해상기전면또는광역시드층이노출되도록절연막에의한 ART(Aspect Ratio Trapping)패턴을형성하는제2단계와, 상기전면또는광역시드층에연속하여상기 ART패턴영역상측으로반도체층을성장시키는제3단계를포함하여이루어진것을특징으로하는전면또는광역시드층을이용한실리콘(001) 기판상에반도체에피층을성장하는방법을기술적요지로한다. 이에의해본 발명은, 실리콘(001) 기판상에전면또는광역시드층을형성하고, 전면또는광역시드층상에 ART패턴을형성하여, 실리콘과반도체층간의계면에서발생하는관통전위를트랩시켜결함이없는(defect free) 대면적의반도체소자를제공할수 있으며, 전면또는광역시드층의형성을통해 ART패턴영역내부로반도체층이고르게채워지면서성장하게되어고품위의화합물반도체에피층을제공하는이점이있다.
Abstract translation: 本发明形成硅（001）一种用于在衬底上的半导体生长皮质的方法，所述前部或大都市deucheung在硅（001）衬底涉及一种硅（001）衬底上形成半导体器件的方法 所述一个ART（深宽比捕捉），使得整个表面或城域deucheung在步骤1中，前或大都市deucheung区通过图案化工艺暴露形成图案，整个表面或绝缘膜的大都会deucheung的第二步骤 连续成为在硅（001）基板与所述前或大都市deucheung区域生长在半导体的技术图案皮质的方法，其特征在于，在步骤3用于半导体层生长到技术基体的上侧进行 。 完成的本发明是，在硅（001）形成于前或大都市deucheung在基板上，于前或大都市DE层形成图案ART捕获穿透位错在硅和无缺陷的半导体层表面存在的 作为均匀地填充到半导体层图案区域技术中的高品质的化合物半导体的皮质设置有点（无缺陷的），并且可以提供具有大面积的半导体器件，通过前或大都市deucheung的形成生长。
-
公开(公告)号：KR1020170078973A
公开(公告)日：2017-07-10
申请号：KR1020150188851
申请日：2015-12-29
Applicant: (재)한국나노기술원
IPC: H01L21/02 , H01L21/324
Abstract: 본발명은 III-V족화합물활용층형성용기판및 III-V족화합물활용층제조방법에관한것으로, 본발명에따르면실리콘기판의상측면상에 III-V족화합물로완충층을형성시키는 A단계; 상기 A단계에서형성된상기 III-V족화합물완충층의상측면에희생층을형성시키는 B단계; 상기 B단계에서형성된상기희생층의상측에 III-V족화합물로활용층을형성시키는 C단계; 및상기 B단계에서형성된상기희생층을제거하여상기 C단계에서형성시킨상기활용층을분리해내는 D단계; 를포함하므로내부결함의발생이억제된고품질의 III-V족화합물활용층을대면적으로제조할수 있으며, 자원을절약하고, 제조비용을감축시킬수 있는기술이개시된다.
Abstract translation: 本发明涉及III-V族化合物利用层形成板和III-V族化合物利用层制造方法，包括以下步骤：在本发明的硅衬底的上表面上形成III-V族化合物的缓冲层; 在步骤A中形成的III-V族化合物缓冲层一侧形成牺牲层; 在步骤B中形成的牺牲层上形成利用层作为III-V族化合物; （D）去除步骤（B）中形成的牺牲层以分离步骤（C）中形成的利用层; III-V族化合物半导体层可以以高质量大面积制造，抑制了内部缺陷的产生，并且可以降低资源和制造成本。
-
公开(公告)号：KR101731540B1
公开(公告)日：2017-05-02
申请号：KR1020150187629
申请日：2015-12-28
Applicant: (재)한국나노기술원
IPC: H01L31/04 , H01L31/18 , H01L31/0224 , H01L31/042
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 본발명은유연성있는태양전지를포함하는섬유및 그것의제조방법에관한것이다. 본발명에따른섬유를포함하는태양전지는제 1 전극, 제 1 전극과상이한극성을갖는제 2 전극, 제 1 전극및 제 2 전극사이에배치되는 p-n접합층, 제 1 전극또는 p-n접합층에인접하여배치되는 ARC 및제 1 전극, 상기제 2 전극, p-n접합층, 및 ARC의외부에서제 1 전극, 제 2 전극, p-n접합층, 상기 ARC를둘러싸도록형성되는섬유를포함한다.
-
公开(公告)号：KR101663638B1
公开(公告)日：2016-10-10
申请号：KR1020140150213
申请日：2014-10-31
Applicant: (재)한국나노기술원 , 한국과학기술연구원 , 아주대학교산학협력단
IPC: H01L31/107 , H01L31/0304 , H01L31/0352
Abstract: 본발명은상기목적을달성하기위한것으로서, 분리된흡수층및 증폭층(separate absorption and multiplication)을갖는애벌랜치포토다이오드에있어서, 상기흡수층은전계가걸린흡수층과도핑된흡수층의조합으로변형형성되고, 상기도핑된흡수층은, 상기전계가걸린흡수층과비흡수층사이에형성되며, 상기전계가걸린흡수층의도핑농도보다상대적으로높은도핑농도를가지는도핑층으로이루어진것을특징으로하는변형된도핑흡수층을이용한애벌랜치포토다이오드를기술적요지로한다. 이에의해, 기존의흡수층에도핑층을추가하여변형된도핑흡수층을형성하여, 주파수특성을유지하면서효율은증가시키는이점이있다.
-
75.发明公开
公开(公告)号：KR1020160084966A
公开(公告)日：2016-07-15
申请号：KR1020150001431
申请日：2015-01-06
Applicant: (재)한국나노기술원
CPC classification number: G03F7/0002 , G03F7/0035 , G03F7/0047
Abstract: 본발명은금속산화물복합구조체및 그제조방법에관한것으로서, 기판또는박막의상부에감광성금속-유기물전구체층을형성하는단계와, 상기감광성금속-유기물전구체층을제1패턴이형성된임프린트용스탬프로가압하되, 상기감광성금속-유기물전구체층이완전경화되는도즈보다낮고임계경화되는도즈보다높은도즈로광경화를수행하는메타-광경화임프린팅단계와, 상기임프린트용스탬프를상기감광성금속-유기물전구체층으로부터제거하는단계와, 상기패턴된감광성금속-유기물전구체층상단에제2패턴이형성된포토마스크를위치시킨후, 완전경화도즈이상으로자외선또는열을조사하여금속산화박막패턴층을형성하는완전경화포토리소그래피단계와, 상기경화가완료된금속산화박막패턴층을현상(Developing)하여, 상기제1패턴과제2패턴이복합적으로구현된금속산화물복합구조체를형성하는단계를포함하여이루어지는것을특징으로하는메타-광경화임프린팅공정과완전경화포토리소그래피공정에의한금속산화물복합구조체제조방법및 그에의해제조된금속산화물복합구조체를기술적요지로한다. 이에의해이종(異種)의패턴이복합적으로구현된금속산화물구조체의제공이용이하며, 완전경화가되지않을정도의도즈에서임프린팅공정이진행되고, 그후 포토리소그래피공정에의해완전경화를수행하여, 식각공정이생략된중간경화공정을추가함으로써, 식각공정의횟수를줄일수 있어공정의단순화및 비용을절감시키는이점이있다.
Abstract translation: 金属氧化物复合结构及其制备方法技术领域本发明涉及金属氧化物复合结构体及其制备方法，更具体地说，涉及通过间光光固化印刷法和光刻法制备金属氧化物复合结构体的方法和由其制备的金属氧化物复合结构体。 根据本发明，该方法包括：在晶片或薄膜的顶部形成光敏金属 - 有机材料前体层的步骤; 光固化印刷步骤，其中光固化在低于完全固化光敏金属 - 有机材料前体层并且高于其固化所需的临界剂量的剂量下的剂量下进行，并且使用具有第一图案的印记印模 以向感光金属 - 有机材料前体层施加压力; 从感光金属 - 有机材料前体层去除印记印模的步骤; 完全固化光刻步骤，其中将具有第二图案的光掩模放置在上述图案化的感光金属 - 有机材料前体层上，然后以足够高的剂量进行UV辐射或加热以诱导完全固化，以产生金属氧化物 薄膜图案层; 以及将上述固化的金属氧化物薄膜图案层显影以产生具有第一和第二图案的金属氧化物复合结构的步骤。 根据本发明，可以容易地制备具有两种不同图案的金属氧化物结构，通过以不引起完全固化的剂量进行压印加工，随后进行完全固化，可以简化和降低工艺和成本 通过光刻工艺，并且通过执行除了蚀刻工艺之外的中间固化工艺以减少蚀刻工艺的数量。
-
Patent Agency Ranking
公开(公告)号：KR1020160053179A
公开(公告)日：2016-05-13
申请号：KR1020140150214
申请日：2014-10-31
Applicant: (재)한국나노기술원 , 한국과학기술연구원 , 아주대학교산학협력단
IPC: H01L31/107 , H01L31/0352 , H01L31/0304
CPC classification number: H01L31/107 , H01L31/0304 , H01L31/03044 , H01L31/03046 , H01L31/03529
Abstract: 본발명은상기목적을달성하기위한것으로서, 분리된흡수층및 증폭층(separate absorption and multiplication)을갖는애벌랜치포토다이오드에있어서, 상기흡수층은전계가걸린흡수층과도핑및 조성변화층의조합으로이루어지되, 상기도핑및 조성변화층은, 상기전계가걸린흡수층과비흡수층사이에형성되며, 상기전계가걸린흡수층의도핑농도보다상대적으로높은도핑농도를가지면서, 상기화합물반도체의조성을기판에대해 10% 오차범위내에서의격자부정합또는정합이유지되도록변형하여형성되는것을특징으로하는변형된도핑및 조성흡수층을이용한애벌랜치포토다이오드를기술적요지로한다. 이에의해, 도핑이되어있으면서조성변화가이루어진도핑및 조성변화층은소수캐리어의에너지밴드를가변함으로써전계를인가하여캐리어이동을돕게되어, 캐리어가증폭층으로도달하는속도를가속할수 있도록하여, 효율특성및 응답속도를더욱개선시키는이점이있다.
Abstract translation: 本发明的目的是提供一种使用调制掺杂和组合物吸收层的雪崩光电二极管，以通过将掺杂和组成改性层添加到吸收层来保持频率特性并提高效率。 为了实现该目的，雪崩光电二极管包括分离的吸收层和放大层。 吸收层通过组合形成电子场的吸收层与组合物改性层而形成。 掺杂和组成改性层形成在其中形成电子场的吸收层和非吸收层之间。 掺杂和组成改性层具有比形成电子场的吸收层的掺杂浓度更高的掺杂浓度。 修改化合物半导体的组成以在基板的±10％的误差范围内维持晶格不整合或一致性。 因此，通过改变小载体的能带，施加掺杂的掺杂和其中组成改变的组成改性层有助于载流子的移动，并且更好地提高了效率特性和响应速度 通过增加使载波到达修改层的速度。
-
公开(公告)号：KR101587430B1
公开(公告)日：2016-01-22
申请号：KR1020140174002
申请日：2014-12-05
Applicant: (재)한국나노기술원
IPC: H01L21/20
Abstract: 본발명은실리콘기판상에고품위의반도체소자를형성하는방법에관한것으로서, 실리콘(001) 기판상에패터닝공정을통해실리콘(001)면이노출되도록절연물에의한 ART(Aspect Ratio Trapping)패턴을형성하는제1단계와, 상기 ART패턴하부에습식식각을통해실리콘(111)면이노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을형성하는제2단계와, 상기절연물하측에실리콘(111)면의노출이진행됨에따른절연물과실리콘계면상에언더컷을형성하는제3단계및 상기 ART패턴영역과 AART패턴영역상측으로반도체층을성장시키는제4단계를포함하여이루어진것을특징으로하는실리콘(001) 기판상에반도체에피층성장방법을기술적요지로한다. 이에의해, 실리콘기판상에실리콘(111)면이노출된화살표형태의트랩핑패턴을형성하여, 실리콘과반도체층간의계면에서발생하는관통전위를트랩시켜결함이없는(defect free) 반도체소자를제공할수 있으며, 결함이없는(defect free) 에피층을더욱낮은두께에서얻을수 있어소자의제조가용이한이점이있다.
Abstract translation: 本发明涉及一种在硅衬底上形成高级半导体器件的方法。 在硅（001）衬底上的半导体外延层生长方法包括：通过绝缘材料形成纵横比捕获（ART）图案的第一步骤，以通过图案化在硅（001）衬底上暴露硅（001）侧 处理; 形成箭头纵横比捕获（AART）图案以通过湿蚀刻暴露在ART图案的下侧上的硅（111）侧的第二步骤; 在绝缘材料的下侧的硅（111）侧的曝光进行时，在绝缘材料和硅之间的界面上形成底切的第三步骤; 以及在ART图案区域和AART图案区域的上侧生长半导体层的第四步骤。 因此，可以通过形成箭头形状的捕获图案来提供无缺陷的半导体器件，其中硅（111）侧暴露在硅衬底上并捕获在硅和半导体层之间的界面中产生的穿透电位，以及 可以容易地制造器件，因为可以获得厚度较薄的无缺陷外延层。
-
公开(公告)号：KR101568172B1
公开(公告)日：2015-11-11
申请号：KR1020130127787
申请日：2013-10-25
Applicant: (재)한국나노기술원
Abstract: 본발명은적외선컬러영상획득시스템및 방법에관한것으로서, 적외선컬러영상획득시스템은둘 이상의적외선파장을피사체에조사하는적외선조사장치; 및상기적외선조사장치에의해조사되고상기피사체에의해반사된상기둘 이상의적외선파장을감지하고, 감지된상기둘 이상의적외선파장을미리결정된기준에따라변환및 조합하여컬러영상으로변환하는컬러영상획득장치를포함하고, 상기컬러영상획득장치는반사된상기둘 이상의적외선파장을감지하는촬상소자를포함하는것을특징으로한다.
-
公开(公告)号：KR101547535B1
公开(公告)日：2015-08-27
申请号：KR1020140174005
申请日：2014-12-05
Applicant: (재)한국나노기술원
IPC: H01L21/20 , H01L27/12 , H01L21/306
CPC classification number: H01L27/1203
Abstract: 본 발명은 SOI 기판 상에 다종의 반도체 에피층을 형성하는 방법에 관한 것으로서, SOI(상부 실리콘층/절연물/하부 실리콘층) 기판 상에 반도체 에피층을 성장하는 방법에 있어서, SOI(001) 기판 상에 에피 성장이 필요한 부위의 패터닝 공정을 통한 상부 실리콘층을 제거하는 제1단계와, 상기 상부 실리콘층을 제거하고 그 상층에 보호막을 증착하는 제2단계와, 에피 성장이 필요한 부위의 패터닝 공정을 통해 하부 실리콘층의 일부 영역이 노출되는 ART(Aspect Ratio Trapping)패턴을 형성하는 제3단계와, 상기 ART패턴 하부에 습식 식각을 통해 하부 실리콘층의 (111)면이 노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을 형성하는 제4단계와, 상기 절연물 하측에 상기 하부 실리콘층의 (111)면의 노출이 진행됨에 따른 절연물과 하부 실리콘층과의 계면 상에 언더컷을 형성하는 제5단계 및 상기 ART패턴 영역과 AART패턴 영역 상측으로 반도체층을 성장시키는 제6단계를 포함하여 이루어지되, 상기 ART패턴 영역과 AART 패턴 영역 그리고 상기 상부 실리콘층 전면에 마스킹 절연막을 형성하고, 상기 ART패턴과 AART패턴 영역 외의 상기 실리콘 기판 상에 상기 제1단계 내지 제6단계를 반복수행하여 다종의 반도체층을 형성하는 것을 특징으로 하는 SOI(001) 기판 상에 다종의 반도체 에피층 성장방법을 기술적 요지로 한다. 이에 의해, SOI 기판 상에 실리콘(111)면이 노출된 화살표 형태의 트랩핑 패턴을 형성하여, 실리콘과 반도체층 간의 계면에서 발생하는 관통전위를 트랩시켜 결함이 없는(defect free) 반도체 소자를 제공할 수 있으며, 결함이 없는(defect free) 에피층을 더욱 낮은 두께에서 얻을 수 있어 소자의 제조가 용이하고, 이를 반복적으로 수행함으로써 동일한 SOI 기판 상에서 결함이 없는 다종의 반도체 에핑층을 용이하게 얻을 수 있는 이점이 있다.
Abstract translation: 本发明涉及在SOI衬底上形成各种半导体外延层的方法。 根据本发明的在SOI衬底上制造各种半导体外延层的方法包括去除顶部硅层的第一步骤，沉积保护层的第二步骤，形成纵横比捕获（ART）的第三步骤 ）图案，形成箭头纵横比捕获（AART）图案的第四步骤，形成底切的第五步骤以及在ART图案和AART图案的上侧上生长半导体层的第六步骤。 本发明容易获得在SOI衬底上没有缺陷的各种半导体外延层。
-
公开(公告)号：KR1020150079271A
公开(公告)日：2015-07-08
申请号：KR1020130169385
申请日：2013-12-31
Applicant: (재)한국나노기술원
IPC: H01L21/20
Abstract: 본발명의일 측면에의하면, 기판을준비하는기판준비단계; 상기기판과상이한격자상수를가진희생층을상기기판상에성장시키는희생층성장단계; 상기기판과상기희생층사이의긴장상태와반대인긴장상태를가진보상층을상기희생층상에성장시키는보상층성장단계;및상기보상층상에소자층을성장시키는소자층형성단계; 를포함하는것을특징으로하는기판재활용구조생성방법을제공한다. 이상에서살펴본본 발명에의하면, 희생층을두텁게성장시킬수 있게함 으로써, 소자를손쉽게제거할수 있는효과가있다.
Abstract translation: 根据本发明的一个方面，提供了一种基板回收结构的制造方法，包括：准备基板的基板准备工序; 生长牺牲层的牺牲层生长步骤，所述牺牲层能够使衬底上的衬底生长具有不同晶格常数的牺牲层; 补偿层生长步骤，在所述牺牲层上生长具有处于所述基板和所述牺牲层之间的张力状态的相反张紧状态的补偿层; 在所述补偿层上生长器件层的器件层形成步骤。 根据所审查的本发明，通过使牺牲层生长成厚，可以容易地去除器件。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.029 seconds)
