-
公开(公告)号：KR100837335B1
公开(公告)日：2008-06-12
申请号：KR1020060127289
申请日：2006-12-13
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: H01L51/5296 , H01L27/14692 , H01L51/5056 , H01L51/5072 , H01L51/5092 , H01L2027/11879 , H01L2227/32 , H01L2924/1307
Abstract: A pixel circuit of a flat panel display device is provided to prevent the deterioration of a threshold voltage of a driving transistor by executing negative or positive annealing on a driving transistor and turning off an organic light emitting device at the same time. A pixel circuit of a flat panel display device includes first, second, and third switching transistors, a driving transistor(DR_TR), an illumination control transistor(EMI_TR), an organic light emitting device(OLED), and a storage element(Cst). A control electrode of the first switching transistor, which delivers data signals from a data line, is connected to a scan line. A control electrode of the driving transistor is connected to the first switching transistor(SW_TR1). The illumination control transistor, which is connected to the driving transistor, blocks current of the driving transistor. The organic light emitting device, which is connected to the illumination control transistor or the driving transistor, displays images. The storage element, which is connected to the driving transistor, is connected between the driving transistor and the illumination control transistor, The second switching transistor(SW_TR2) is connected between a second electrode of the storage capacitor and the data line. A first electrode of the third switching transistor(SW_TR3) is connected between the first switching and driving transistors and a control electrode thereof is connected to a control electrode of the second switching transistor.
Abstract translation: 提供了一种平板显示装置的像素电路，以通过对驱动晶体管执行负或正退火以同时关闭有机发光器件来防止驱动晶体管的阈值电压的劣化。 平板显示装置的像素电路包括第一，第二和第三开关晶体管，驱动晶体管（DR_TR），照明控制晶体管（EMI_TR），有机发光器件（OLED）和存储元件（Cst） 。 从数据线传送数据信号的第一开关晶体管的控制电极连接到扫描线。 驱动晶体管的控制电极连接到第一开关晶体管（SW_TR1）。 连接到驱动晶体管的照明控制晶体管阻止驱动晶体管的电流。 连接到照明控制晶体管或驱动晶体管的有机发光器件显示图像。 连接到驱动晶体管的存储元件连接在驱动晶体管和照明控制晶体管之间。第二开关晶体管（SW_TR2）连接在存储电容器的第二电极和数据线之间。 第三开关晶体管（SW_TR3）的第一电极连接在第一开关晶体管和驱动晶体管之间，其控制电极连接到第二开关晶体管的控制电极。
-
公开(公告)号：KR100826997B1
公开(公告)日：2008-05-06
申请号：KR1020060068535
申请日：2006-07-21
Applicant: 재단법인서울대학교산학협력재단
Abstract: 본 발명은 평판표시장치를 구동하기 위한 구동회로 중 게이트 드라이버용 쉬프트 레지스터에 관한 것으로, 입력신호 또는 전단 게이트 신호를 수신하는 제1 트랜지스터와; 쉬프트 레지스터 출력 단에 충전된 값을 방전하기 위해 다음 단의 게이트 신호를 수신하는 제2 트랜지스터와; 입력신호의 로우 값을 출력하는 풀-다운용의 제3 트랜지스터와; 입력신호의 하이 값을 출력하는 풀-업용의 제4 트랜지스터(T4)와; 입력신호의 로우 값을 쉬프트 레지스터의 출력신호의 로우 값으로 부트-스트래핑 시키는 캐패시터를 포함하며, 상기 제3 트랜지스터의 드레인과, 상기 제4 트랜지스터의 소스 및 상기 제1 캐패시터의 일측 끝단이 만나는 노드에 출력단이 접속된 것을 특징으로 한다.
게이트 드라이버, 쉬프트 레지스터, 박막 트랜지스터, 부트-스트래핑.-
公开(公告)号：KR100816471B1
公开(公告)日：2008-03-26
申请号：KR1020060086208
申请日：2006-09-07
Applicant: 재단법인서울대학교산학협력재단
Abstract: 본 발명은 박막 트랜지스터를 이용한 표시장치에 관한 것으로, 특히 화소 내의 스위칭 트랜지스터의 누설전류로 인한 휘도의 변화, 줄무늬, 크로스토크 등의 화질 저하 현상을 최소화하기 위한 화소 구조에 관한 것이다.
본 발명의 일실시예에 따른 능동구동형 표시장치의 화소구조는, 데이터 라인과 스캔 라인에 의해 정의되는 단위 화소를 선택하는 스위칭 트랜지스터와, 상기 데이터 라인으로부터 인가되는 화소 전압에 따라 해당 전하를 저장하는 저장용 커패시터를 적어도 구비하는 화소구조에 있어서, 상기 스위칭 트랜지스터가 오프 상태일 때 상기 스위칭 트랜지스터의 누설전류로 인해 누출되는 전하를 공급하는 쉴드 커패시터를 더 포함함을 특징으로 한다.
화소, 유기발광소자, 누설전류, 쉴드 커패시터, 스위칭 트랜지스터-
公开(公告)号：KR100810602B1
公开(公告)日：2008-03-06
申请号：KR1020060050372
申请日：2006-06-05
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G2300/0819
Abstract: 본 발명은 유기발광소자의 구동을 위한 전압기입방식 화소구조에 관한 것으로, 비정질 박막트랜지스터를 이용한 저소비전력용 능동형 유기발광표시장치의 화소구조에 관한 것이다.
본 발명에 따른 전압기입방식 화소구조는 유기물 발광다이오드(O-LED)와; 외부에서 인가되는 선택 신호에 의해 구동 화소를 선택하는 제1 트랜지스터와; 상기 선택수단에 의해 인가되는 제어전압에 따라 소정의 전하를 저장하는 커패시터와; 상기 커패시터에 저장된 전하에 따른 전압을 수신하여 전류를 상기 유기물 발광다이오드에 인가하는 제2 트랜지스터; 및 발광과정에서는 상기 유기물 발광다이오드에 전류가 흐르도록 하고, 상기 제2 트랜지스터의 문턱전압 보상과정에서는 상기 유기물 발광다이오드로의 전류흐름을 차단하는 문턱전압 보상부를 포함하는 것을 특징으로 한다.
비정질 실리콘 박막트랜지스터, 문턱전압, 전압기입-
公开(公告)号：KR1020070116389A
公开(公告)日：2007-12-10
申请号：KR1020060050372
申请日：2006-06-05
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G2300/0819 , G09G3/3241 , G09G2300/043
Abstract: A voltage programming type pixel structure is provided to suppress deterioration of a threshold voltage of amorphous silicon thin film transistors by applying clock and control signals in addition to selection and data signals. A voltage programming type pixel structure includes an organic light emitting diode(OLED), a first transistor(T1), a capacitor(Cst), a second transistor(T2), and a threshold voltage compensator. The first transistor selects a driving pixel according to a selection signal from outside. The capacitor stores charges according to a control voltage from a selector. The second transistor receives voltage corresponding to the charges and outputs corresponding current to the organic light emitting diode. The threshold voltage compensator supplies current to the organic light emitting diode during illumination and blocks a current flowing to the organic light emitting diode during compensation of the threshold voltage in the second transistor.
Abstract translation: 提供电压编程类型像素结构，以通过除选择和数据信号之外施加时钟和控制信号来抑制非晶硅薄膜晶体管的阈值电压的劣化。 电压编程型像素结构包括有机发光二极管（OLED），第一晶体管（T1），电容器（Cst），第二晶体管（T2）和阈值电压补偿器。 第一晶体管根据来自外部的选择信号选择驱动像素。 电容器根据来自选择器的控制电压存储电荷。 第二晶体管接收对应于电荷的电压，并输出对应于有机发光二极管的电流。 阈值电压补偿器在照明期间向有机发光二极管提供电流，并且在补偿第二晶体管中的阈值电压期间阻断流向有机发光二极管的电流。
-
Patent Agency Ranking
公开(公告)号：KR100761867B1
公开(公告)日：2007-09-28
申请号：KR1020060051439
申请日：2006-06-08
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L21/318 , H01L29/45 , H01L29/47
CPC classification number: H01L21/0254 , H01L21/02554 , H01L21/02592 , H01L21/043 , H01L21/324 , H01L2924/1033
Abstract: A nitride-based semiconductor device is provided to improve a forward current-voltage characteristic by decreasing the ohmic junction resistance of a GaN device. An ohmic junction layer is formed on a GaN-based semiconductor layer(102). A silicon atomic diffusion layer is formed between the GaN-based semiconductor layer and the ohmic junction layer. The GaN-based semiconductor layer can be one of a horizontal GaN schottky barrier diode, a vertical bulk schottky barrier diode, an MESFET(metal semiconductor field effect transistor) or an HEMT(high electron mobility transistor).
Abstract translation: 提供氮化物基半导体器件，以通过降低GaN器件的欧姆结电阻来改善正向电流 - 电压特性。 在GaN基半导体层（102）上形成欧姆结层。 在GaN基半导体层和欧姆结层之间形成硅原子扩散层。 GaN系半导体层可以是水平GaN肖特基势垒二极管，立体积肖特基势垒二极管，MESFET（金属半导体场效应晶体管）或HEMT（高电子迁移率晶体管）之一。
-
公开(公告)号：KR100679717B1
公开(公告)日：2007-02-06
申请号：KR1020050067265
申请日：2005-07-25
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
Abstract: 상기한 목적을 달성하기 위하여 본 발명은 유기발광 표시장치의 화소 회로에 있어서, 유기발광소자와, 게이트 선택 신호를 게이트 단에 인가받으며 데이터 신호를 입력받는 제1트랜지스터와, 제1트랜지스터와 게이트 단이 연결되며 유기발광소자의의 전류를 구동하는 제2트랜지스터와, 데이터 신호를 게이트 단에 인가받으며 제어 신호를 입력받는 제3트랜지스터와, 제3트랜지스터와 제2트랜지스터의 게이트 단을 연결하는 제1커패시터와, 제1커패시터와 직렬 구성을 가지며 양자간의 커패시턴스 비율에 따라 설정되는 스케일링 팩터를 구성하는 제2커패시터를 포함함을 특징으로 한다.
OLED, 단위 화소, 구동, 전류 편차-
公开(公告)号：KR1020060084665A
公开(公告)日：2006-07-25
申请号：KR1020050005441
申请日：2005-01-20
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L29/73
CPC classification number: H01L27/0266 , H01L29/7371
Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 제1 도전형의 반도체층과; 상기 반도체층의 제1 영역에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자에서 비정상적인 고전류가 흐를 경우 이를 감지하기 위해 상기 제1 영역에 인접하여 상기 반도체층의 제2 영역에 형성된 플로팅 웰과; 상기 플로팅 웰로부터 인가되는 감지신호에 따라 상기 주 IGBT 소자에 흐르는 전류를 감소시키기 위해 상기 제2 영역에 인접하여 상기 반도체층의 제3 영역에 형성된 MOSFET 소자를 구비하는 보호회로를 포함함을 특징으로 한다.
절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰-
公开(公告)号：KR1020060055855A
公开(公告)日：2006-05-24
申请号：KR1020040095023
申请日：2004-11-19
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G3/20 , G09G3/3225 , G09G3/3688 , G09G2310/0291 , H03F3/72
Abstract: 본 발명은 아날로그 버퍼회로에 관한 것으로, 제1 전원전압(V
DD )을 수신하며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 직렬 접속되며, 제2 전원전압(V
SS )을 수신하는 제2 트랜지스터와; 입력전압을 수신하고, 상기 타이밍 제어부에 의해 제어되며, 노드 B에서 자신의 드레인 전극과 상기 제2 트랜지스터의 게이트 전극이 접속된 제3 트랜지스터와; 타이밍 제어부에 의해 제어되며, 소스 전극이 상기 노드 A에 접속된 제4 트랜지스터와; 상기 타이밍 제어부에 의해 제어되며, 상기 제1 전원전압(V
DD )과 상기 노드 B 사이에 소스/드레인 전류통로가 접속된 제5 트랜지스터와; 상기 제1 전원전압(V
DD )과 출력단 사이에 접속된 커패시터를 포함하며, 상기 출력단에서의 전압은 상기 입력전압과 함수관계에 있음을 특징으로 한다.
박막트랜지스터, 아날로그 버퍼회로, 포화영역, 함수관계Abstract translation: 本发明涉及一种模拟缓冲电路，其中第一电源电压V
-
公开(公告)号：KR1020060015841A
公开(公告)日：2006-02-21
申请号：KR1020040064213
申请日：2004-08-16
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G5/001 , G09G3/3225 , G09G3/3648 , G09G2300/0833 , G09G2310/0291
Abstract: 본 발명은 능동구동 디스플레이(active matrix display)의 구동을 위한 아날로그 버퍼회로에 관한 것으로, 데이터신호를 샘플링하는 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속되며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제2 트랜지스터와; 제1 전원전압(VDD)을 수신하며, 액티브 신호에 따라 제어되는 제3 트랜지스터와; 상기 노드 A에 게이트 전극이 접속된 제4 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로와 상기 노드 A 사이에 자신의 소스/드레인 전류통로가 접속되며, 게이트 전극과 드레인 전극이 접속된 제5 트랜지스터와; 제2 전원전압(VSS)을 수신하고, 상기 제5 트랜지스터의 드레인 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제6 트랜지스터와; 상기 제2 전원전압(VSS)을 수신하고, 상기 제4 트랜지스터의 소스 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제7 트랜지스터를 포함함을 특징으로 한다.
아날로그 버퍼회로, 능동구동 디스플레이, 부트스트래핑Abstract translation: 本发明涉及一种用于驱动有源矩阵显示器的模拟缓冲器电路，包括：用于采样数据信号的第一晶体管; 第二晶体管，其源极/漏极电流路径连接到第一晶体管的源极/漏极电流路径，并且具有连接到节点A的栅极电极和漏极电极; 第三晶体管，接收第一电源电压（VDD）并根据有效信号进行控制; 第四晶体管，具有连接到节点A的栅电极; 第五晶体管，其源极/漏极电流路径连接在第一晶体管的源极/漏极电流路径与节点A之间，并且具有连接的栅极电极和漏极电极; 第六晶体管，其接收第二电源电压VSS并连接到第五晶体管的漏极并具有其源极/漏极电流路径，并且根据复位信号被控制; 以及第七晶体管，其接收第二电源电压VSS并连接到第四晶体管的源电极，并且根据复位信号来控制其源极/漏极电流路径。
-
-
-
-
-
-
-
-
-
Search Results
119
records
(took 0.03 seconds)
