-
公开(公告)号：KR100816324B1
公开(公告)日：2008-03-24
申请号：KR1020070050202
申请日：2007-05-23
Applicant: 전자부품연구원
CPC classification number: H05K1/187 , H01L2224/16 , H01L2224/82039 , H01L2224/82047 , H01L2924/00011 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H05K1/0203 , H05K1/0206 , H05K1/162 , H05K1/186 , H05K3/0061 , H05K3/1291 , H05K3/205 , H05K3/207 , H05K3/3436 , H05K3/4652 , H05K2201/0355 , H05K2201/09563 , H05K2201/10674 , H05K2203/0315 , H05K2203/0376 , H05K2203/0733 , H05K2203/1126 , H01L2224/0401
Abstract: A chip embedded printed circuit board and a fabricating method thereof are provided to stably treat the printed circuit board during a fabricating process by using a support layer of sufficient thickness to perform packaging in a very flat state. A fabricating method of a chip embedded printed circuit board includes the steps of: forming a first circuit pattern(115) on a top of a support layer; mounting a semiconductor chip(120) on the first circuit pattern; forming an insulation layer(130) on the top of the support layer to surround the first circuit pattern and the semiconductor chip and forming a metal layer on a top of the insulation layer; forming a via hole(150) passing through the insulation layer and the metal layer on the first circuit pattern and forming a plating layer(155) on an inner wall of the via hole; forming a second circuit pattern(145) on the top of the insulation layer by etching the metal layer; and forming a radiation plate(200) by removing the support layer in a region except a lower region of the semiconductor chip.
Abstract translation: 提供一种芯片嵌入式印刷电路板及其制造方法，以在制造过程中通过使用足够厚度的支撑层在非常平坦的状态下进行包装来稳定地处理印刷电路板。 芯片嵌入式印刷电路板的制造方法包括以下步骤：在支撑层的顶部上形成第一电路图案（115）; 将半导体芯片（120）安装在所述第一电路图案上; 在所述支撑层的顶部上形成绝缘层（130），以围绕所述第一电路图案和所述半导体芯片，并在所述绝缘层的顶部上形成金属层; 形成穿过所述绝缘层和所述第一电路图案上的所述金属层的通孔（150），并在所述通孔的内壁上形成镀层（155）; 通过蚀刻金属层在绝缘层的顶部上形成第二电路图案（145）; 以及通过在除了所述半导体芯片的下部区域之外的区域中去除所述支撑层而形成辐射板（200）。
-
公开(公告)号：KR100800509B1
公开(公告)日：2008-02-04
申请号：KR1020060129245
申请日：2006-12-18
Applicant: 전자부품연구원
Abstract: A conductive paste, and a multilayered ceramic substrate prepared by using the paste are provided to reduce the pore at the circumference of a via hole generated during the constrained sintering process of low temperature cofired ceramic(LTCC). A conductive paste comprises 80-95 wt% of silver(Ag) particles having an average particle size of 5 micrometers or more, and is filled into the via hole of a multilayered ceramic substrate so as to be sintered. Preferably the silver particles are spherical. Preferably the conductive paste comprises further 3-18.9 wt% of an organic binder; 0.1-1 wt% of a dispersant and 1-10 wt% of a solvent; and/or a combination particle of silver and palladium(Pd).
Abstract translation: 提供使用该糊料制备的导电浆料和多层陶瓷基材，以减少在低温共烧陶瓷（LTCC）的约束烧结过程中产生的通孔周围的孔。 导电性糊料包含80-95重量％的平均粒径为5微米以上的银（Ag）颗粒，并且填充到多层陶瓷基板的通孔中以进行烧结。 银颗粒最好是球形的。 优选地，导电糊还包含3-18.9重量％的有机粘合剂; 0.1-1重量％的分散剂和1-10重量％的溶剂; 和/或银和钯（Pd）的组合颗粒。
-
公开(公告)号：KR100784411B1
公开(公告)日：2007-12-11
申请号：KR1020060118752
申请日：2006-11-29
Applicant: 전자부품연구원
CPC classification number: H04B1/0057 , H01P1/213 , H04W88/02
Abstract: A front end module in a dual band terminal is provided to obtain a high Q value at a low inductance value by forming a serial/parallel resonator at a high pass filter, which filters signals of the second band, so that the serial/parallel resonator can work as a parallel resonator for a higher frequency than signals of the second band and a serial resonator for signals of the second band. A front end module in a dual band terminal is comprised of a low pass filter(310), a high pass filter(320), and a filter(330) for the second band. The low pass filter(310) passes signals of the first band among the signals received through an antenna(300). The high pass filter(320), in which a serial/parallel resonator is embedded, passes signals of the second band among the signals received through the antenna. The filter(330) filters signals of the second band, which passes through the high pass filter(320). The serial/parallel resonator comprises a parallel resonator and a capacitor connected with the parallel resonator. The parallel resonator is resonated at a frequency higher than signals of the second band. For signals of the second band, the parallel resonator works as an inductor.
Abstract translation: 提供双带终端中的前端模块以通过在高通滤波器处形成串联/并联谐振器来获得低电感值的高Q值，该高通滤波器对第二频带的信号进行滤波，使得串/并联谐振器 可以作为与第二频带的信号相比更高的频率的并联谐振器和用于第二频带的信号的串行谐振器。 双频带终端中的前端模块包括用于第二频带的低通滤波器（310），高通滤波器（320）和滤波器（330）。 低通滤波器（310）通过天线（300）接收的信号中的第一频带的信号通过。 串联/并联谐振器嵌入的高通滤波器（320）通过天线接收的信号中的第二频带的信号通过。 滤波器（330）对通过高通滤波器（320）的第二频带的信号进行滤波。 串联/并联谐振器包括并联谐振器和与并联谐振器连接的电容器。 并联谐振器以比第二频带的信号高的频率谐振。 对于第二频带的信号，并联谐振器用作电感器。
-
公开(公告)号：KR100681259B1
公开(公告)日：2007-02-09
申请号：KR1020050101119
申请日：2005-10-26
Applicant: 전자부품연구원
Abstract: A multi-layered front-end module for a dual-band terminal is provided to minimize the size by patterning components of a diplexer and a matching unit for matching a transmitting stage with a receiving stage of a SAW duplexer on a dielectric substrate, instead of mounting them on a substrate, in order to arrange them three-dimensionally. A multi-layered front-end module for a dual-band terminal is comprised of the first dielectric layer and the second dielectric layer. At the first dielectric layer, a SAW duplexer(130) and a SAW filter(120), connected with a diplexer(110), respectively, are mounted in a chip type. Also, a plurality of ports which will be wire-bonded are formed at the first dielectric layer. The second dielectric layer is laminated on a bottom of the first dielectric layer. Electrode patterns for a plurality of components forming the diplexer are formed on the second dielectric layer. The first dielectric layer and the second dielectric layer are electrically connected with each other through a via hole.
Abstract translation: 提供用于双频带终端的多层前端模块以通过图案化双工器的组件以及用于匹配发射级与SAW双工器的接收级在电介质衬底上的匹配单元来最小化尺寸，而不是 将它们安装在基板上，以便三维地布置它们。 用于双频带终端的多层前端模块由第一电介质层和第二电介质层组成。 在第一介电层处，分别与双工器（110）连接的SAW双工器（130）和SAW滤波器（120）以芯片类型安装。 而且，将在第一电介质层上形成将被引线键合的多个端口。 第二介电层层压在第一介电层的底部上。 用于形成双工器的多个部件的电极图案形成在第二介电层上。 第一介电层和第二介电层通过通孔彼此电连接。
-
公开(公告)号：KR100577743B1
公开(公告)日：2006-05-10
申请号：KR1020040051044
申请日：2004-07-01
Applicant: 전자부품연구원
IPC: H01P1/203
Abstract: 본 발명은 이동통신단말기 송/수신부용 적층 필터에 관한 것으로서, 커플링된 스트립 라인을 I/O신호급전부와 직접 태핑하여 자계결합으로 연결시킴으로써 I/O커플링을 손쉽게 구현할 뿐만 아니라 태핑위치 등에 따라 I/O커플링양을 용이하게 조절하며, 또한 비아의 임피던스, I/O신호급전부의 태핑위치, 그리고 병렬 커패시턴스를 적절히 조합시켜 개시한 본 발명의 LC공진기를 통해 고조파 대역에서 대역저지특성이 나타나도록 구현해 스퓨리어스 특성을 향상시키는데, 그러한 LC공진기는 상이한 유전체 시트상에 송/수신 통신주파수에 따라 소정개수의 스트립 라인이 병렬로 패터닝되고 입/출력단에 위치한 스트립 라인에는 I/O신호급전부가 각기 직접 태핑된 I/O신호급전부 결합형 스트립 라인부;유전체 시트에 커패시터 패턴을 병렬로 패터닝하고 상기 I/O신호급전부 결합형 스트립 라인부 하부에 스트립 라인과 상호간에 커플링되도록 배치되며, 커플링된 스트립 라인과는 비아를 통해 연결되는 커패시터 패턴부;소정의 유전체 시트상에 커플링 패턴을 형성하고 상기 커패시터 패턴부의 상부에 배치하여 인접된 공진기 상호간을 결합시키는 소정의 커플링패턴부를 포함하여 이루어진다.
적층, 필터, 신호, 급전부, 태핑, 대역, 저지Abstract translation: 本发明涉及一种移动通信终端发送/接收部形成叠片式过滤器，通过I / O连接容易实现，以及轻敲位置等耦合到I / O信号馈电部分的带状线，并直接抽头和连接到磁耦合 根据轻敲的位置，并且在通过本发明，其提供适当的组合的LC谐振器的谐波带的带除特性公开的I / O耦合的并联电容容易地调整ringyang，并且还通孔，I / O信号馈电部分的阻抗 sikineunde实施出现杂散改善的性质，例如LC谐振器根据发射是从所述电介质片到预定数量的带状线的不同/接收通信的频率和在平行与位于输出端子I / O信号供给部分分别输入/带状线图案 一个直接抽头I / O信号馈线耦合带状线部分，一个平行构图在电介质片上的电容器片， 电容器图案部分设置在I / O信号馈送部分的带状线部分下方并且耦合到带状线并且经由通孔连接到耦合的带状线，形成在预定电介质片上的耦合图案， 以及耦合图案部分，用于通过将耦合图案部分布置在电容器图案部分上来耦合彼此相邻的谐振器。
-
Patent Agency Ranking
公开(公告)号：KR1020060002124A
公开(公告)日：2006-01-09
申请号：KR1020040051044
申请日：2004-07-01
Applicant: 전자부품연구원
IPC: H01P1/203
CPC classification number: H01P1/20345 , H01P3/18 , H03H7/0115
Abstract: 본 발명은 이동통신단말기 송/수신부용 적층 필터에 관한 것으로서, 커플링된 스트립 라인을 I/O신호급전부와 직접 태핑하여 자계결합으로 연결시킴으로써 I/O커플링을 손쉽게 구현할 뿐만 아니라 태핑위치 등에 따라 I/O커플링양을 용이하게 조절하며, 또한 비아의 임피던스, I/O신호급전부의 태핑위치, 그리고 병렬 커패시턴스를 적절히 조합시켜 개시한 본 발명의 LC공진기를 통해 고조파 대역에서 대역저지특성이 나타나도록 구현해 스퓨리어스 특성을 향상시키는데, 그러한 LC공진기는 상이한 유전체 시트상에 송/수신 통신주파수에 따라 소정개수의 스트립 라인이 병렬로 패터닝되고 입/출력단에 위치한 스트립 라인에는 I/O신호급전부가 각기 직접 태핑된 I/O신호급전부 결합형 스트립 라인부;유전체 시트에 커패시터 패턴을 병렬로 패터닝하고 상기 I/O신호급전부 결합형 스트립 라인부 하부에 스트립 라인과 상호간에 커플링되도록 배치되며, 커플링된 스트립 라인과는 비아를 통해 연결되는 병렬 커패시터부;소정의 유전체 시트상에 커플링 패턴을 형성하고 상기 병렬 커패시터부 상부에 배치하여 인접된 공진기 상호간을 결합시키는 소정의 커플링패턴부를 포함하여 이루어진다.
적층, 필터, 신호, 급전부, 태핑, 대역, 저지Abstract translation: 本发明涉及一种移动通信终端发送/接收部形成叠片式过滤器，通过I / O连接容易实现，以及轻敲位置等耦合到I / O信号馈电部分的带状线，并直接抽头和连接到磁耦合 根据轻敲的位置，并且在通过本发明，其提供适当的组合的LC谐振器的谐波带的带除特性公开的I / O耦合的并联电容容易地调整ringyang，并且还通孔，I / O信号馈电部分的阻抗 sikineunde实施出现杂散改善的性质，例如LC谐振器根据发射是从所述电介质片到预定数量的带状线的不同/接收通信的频率和在平行与位于输出端子I / O信号供给部分分别输入/带状线图案 一个直接抽头I / O信号馈线耦合带状线部分，一个平行构图在电介质片上的电容器片， 并联电容器部分，其设置在I / O信号馈送器耦合带状线部分下方并且耦合到带状线并且经由通路耦合到耦合带状线， 并且预定耦合图案部分设置在并联电容器部分上方并且将相邻谐振器彼此耦合。
-
公开(公告)号：KR1020000061339A
公开(公告)日：2000-10-16
申请号：KR1019990010299
申请日：1999-03-25
Applicant: 전자부품연구원
Abstract: PURPOSE: A heterozygous dielectric resonator and a band-pass filter therewith is provided to guarantee a temperature stability and utilize more kinds of dielectric substance having various characteristics for the resonator and filter therewith. CONSTITUTION: A heterozygous dielectric resonator and a band-pass filter therewith includes 1/4 wavelength (lambda) resonator which is generally a cylindrical coaxial type. A body(10) of the resonator has a longitudinal hole(11), and is coated with a conductive material(12) on the inside and the outside of the cylindrical type. A side of the hole(11) is opened and the other side is closed as an open side(13) and a short-circuit side(14). The dielectric substance includes a dielectric material having a high permittivity(epsilon r) and a low dielectric loss(tan delta). The dielectric substances includes a negative(-) temperature coefficient and a positive(+) temperature coefficient of a resonant frequency(tau f) are longitudinally connected in a determined longitudinal ratio. The first dielectric material(20), connected the short-circuit side(14), has a bigger dielectric constant than a second dielectric material(30), to shorten a total length of the resonator.
Abstract translation: 目的：提供杂质介质谐振器和带通滤波器，以保证温度稳定性，并利用具有各种特性的更多种类的谐振器和滤波器的电介质。 构成：杂合介质谐振器和带通滤波器，其包括通常为圆柱形同轴型的1/4波长（λ）谐振器。 谐振器的主体（10）具有纵向孔（11），并且在圆柱形的内部和外部涂覆有导电材料（12）。 孔（11）的一侧打开，另一侧作为开口侧（13）和短路侧（14）闭合。 介电材料包括具有高介电常数（εr）和低介电损耗（tanδ）的电介质材料。 介电物质包括负（ - ）温度系数和谐振频率（τf）的正（+）温度系数以确定的纵向比纵向连接。 连接短路侧（14）的第一电介质材料（20）具有比第二电介质材料（30）更大的介电常数，以缩短谐振器的总长度。
-
公开(公告)号：KR100248193B1
公开(公告)日：2000-03-15
申请号：KR1019970034575
申请日：1997-07-23
Applicant: 전자부품연구원
IPC: H01L41/187 , H01L41/43 , H01L41/22
Abstract: 본 발명의 압전 세라믹체는 일반식 xPb(Zr
y Ti
1-y )O
3 - (1-x)Pb(Sb
(1/3)-z Nb
(1/3)+z Mn
(2/3)-z )O
3 로 표현되며 여기서, 0.80≤x≤1.00, 0.35≤y≤0.65, 0〈z〈(1/3)이다. 또한, 본 발명의 압전 세라믹체 제조방법은 출발물질로써 PbO 1몰%를 기준으로 xyZrO
2 , x(1-y)TiO
2 , (1/2)(1-x)[(1/3)-Z]Sb
2 O
3 ,(1/2)(1-x)[(1/3)+z]Nb
2 O
5 및 (1-x)[(2/3)-z]MnCO
3 [여기서,0.80≤x≤1.00, 0.35≤y≤0.65, 0〈z〈(1/3)]를 혼합하는 단계를 포함한다. 그리고, 상기 혼합된 출발물질을 하소(calcination)한 후 상기 하소된 출반물질을 분쇄하여 미세 분말로 만든다. 상기 분쇄된 미세분말을 몰드에 넣고 성형하여 성형체를 만든 후, 상기 성형체를 800∼900℃에서 소결한다. 본 발명의 압전 세라믹체는 저온 소결하여 만들어지기 때문에 제조시 독성물질인 PbO의 휘발을 억제하여 환경오염을 억제함은 물론 압전 세라믹체의 조성을 정확하게 조절할 수 있다.-
公开(公告)号：KR1019990041071A
公开(公告)日：1999-06-15
申请号：KR1019970061603
申请日：1997-11-20
Applicant: 전자부품연구원
IPC: H01P1/202
Abstract: 주파수를 가변할 수 있는 동축형 유전체 공진기를 개시한다. 본 발명은, 관통홀을 가지는 유전체 부재와, 유전체 부재의 종방향 길이 보다 짧은 길이로 형성되는 내측 도전 부재와, 유전체 부재의 외측에 형성되는 외측 도전 부재 및 관통홀에 삽입되며, 관통홀에 삽입되는 길이를 변화시킬 수 있어, 삽입되는 길이에 의해서 공진 주파수를 변화시킬 수 있는 도전 축 부재를 포함하는 유전체 공진기를 제공한다.
-
公开(公告)号：KR102038602B1
公开(公告)日：2019-10-31
申请号：KR1020170089745
申请日：2017-07-14
Applicant: 전자부품연구원
IPC: H01L23/367 , H01L23/28 , H01L23/538 , H01L25/065 , H01L25/07
-
-
-
-
-
-
-
-
-
Search Results
143
records
(took 0.022 seconds)
