公开(公告)号：KR1019990051071A

公开(公告)日：1999-07-05

申请号：KR1019970070310

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  이상용 ,  김상기 ,  구진근 ,  남기수

IPC: H01L29/78

Abstract: 본 발명에서는 고내압 LDMOSFET에서 항복전압의 향상을 위해서 드리프트 영역에 매몰된 전계제한링(Embeded Field Limiting Ring)을 형성시켜서 표면의 채널과 드리프트 영역 사이에서 일어나는 항복 현상을 효과적으로 줄이기 위한 구조이다. 매몰된 전계제한링은 고에너지의 이온 임플란터를 이용해서 드리프트 영역의 중간 깊이에 위치하게 공정이 가능하며 드리프트 영역과 반대되는 형의 도우판트를 주입시켜 형성시킨다. 따라서, 본 발명에서는 온 저항을 효과적으로 줄일 수 있는 수평전력소자의 드리프트 영역에 매몰되는 전계제한링을 제안하였는데 공핍현상이 드리프트 영역의 중앙에 위치하는 링의 위아래로 퍼져나가므로, 표면전계완화 효과를 더욱 쉽게 얻을 수 있어 소자의 온 저항을 향상시킬 수 있다.

公开(公告)号：KR100160543B1

公开(公告)日：1999-02-01

申请号：KR1019940036335

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 이중화 ,  구진근 ,  유형준

IPC: H01L21/205

Abstract: 본 발명은 ULSI 소자 제작에 있어서 이를 응용한 소자특성을 향상시킬 수 있도록, 특히 불순물에 대하여 치밀한 확산장벽 특성이 요구되는 절연막 및 보호막으로 유용한 고 품위의 질화 규소막을 400℃ 이하의 저온 공정으로 형성하는 방법에 관한 것이다.
특히, 본 발명의 방법에 의하면 고온 화학증착에 의한 질화규소(Si
3 N
4 ) 와 유사한 화학조성을 가지는 박막의 형성이 가능하므로, 화합물 반도체 소자의 불순물 확산 방지층 및 박막 트랜지스터(TFT)의 게이트 절연층 등으로의 활용도 기대된다.
본 발명에서는 플라즈마 화학기상 증착기에서 반응기체로써 SiH
4 + N
2 혼합기체를 사용하되, 수십 Å의 박막 증착과 그 직후 N
2 플라즈마 처리를 주기적으로 반복함으로써 필요한 두께의 질화규소막을 형성하는 방법을 사용하는데, 이 방법은 통상의 평행판 플라즈마 화학기상 증착기에서도 실시할 수 있을 뿐만 아니라, 형성되는 질화규소막내에 수소농도를 최소화할 수 있고, 안정적인 Si/N 조성비를 유지할 수 있는 등의 장점이 있다.

公开(公告)号：KR1019980047743A

公开(公告)日：1998-09-15

申请号：KR1019960066257

申请日：1996-12-16

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  박문양 ,  구진근 ,  남기수

IPC: H01L21/76

Abstract: 본 발명은 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 낮은 집적도와 스탭 커버리지를 향상시킬 수 있는 전력집적회로를 제공하기 위해 고전압 전력집적 회로영역은 두꺼운 필드산화막이, 저전압 영역인 제어회로 집적영역은 얇은 필드산화막이 형성되는 이중 LOCOS 격리기술을 적용하여 제조되었다.
따라서 본 발명에 따른 전력집적회로는 스마트(smart)고전압 전력 집적회로에 이용하면 집적도 및 스탭 커버리지의 문제점을 동시에 해결할 수 있다.

公开(公告)号：KR1019980044993A

公开(公告)日：1998-09-15

申请号：KR1019960063150

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  남기수 ,  박문양 ,  구진근

IPC: H01L27/02

Abstract: 안티퓨즈 소자가 FPGA (Field Programmable Gate Array)에 응용되기 위해서는 프로그래밍 되기 전에는 높은 저항값, 프로그래밍 된 후에는 낮은 저항값을 유지해야 하며, 또한 가능한 한 짧은 프로그래밍 시간 및 적절한 프로그래밍 전압을 가져야 한다. 본 발명에서는 상기의 제반 조건들을 만족시키기 위한 새로운 안티퓨즈의 제조방법을 제안하는데 그 방법으로는 금속 필라멘트가 형성될 활성층으로 종래의 비정질 실리콘 대신에 비정질 실리콘-게르마늄을 사용함으로써, 안티퓨즈 소자의 프로그래밍 에너지를 저하시킬 수 있다. 이것은 비정질 실리콘보다 비정질 실리콘-게르마늄의 열적 버짙 (thermal budget: recrystallization and melting)이 낮기 때문이다. 또한, 본 발명에서는 안티퓨즈 소자의 얇은 산화막을 비정질 실리콘-게르마늄 위에 형성함으로써, 안티퓨즈의 누설전류를 향상시킬 수 있으며 보론 나이트라이드(boron-nitride)층을 형성하여 절연막에 전도경로(conductive path)를 만들어서 불순물이 쉽게 비정질 실리콘-게르마늄에 확산되어 프로그래밍 후의 소자의 저항값을 개선할 수 있다.

公开(公告)号：KR100137569B1

公开(公告)日：1998-06-01

申请号：KR1019940034155

申请日：1994-12-14

Applicant: 한국전자통신연구원

Inventor： 전치훈 ,  김창일 ,  구진근

IPC: H01L21/36

Abstract: 본 발명은 반도체 제조장치에 관한 것으로 더욱 구체적으로는 절연막, 실리콘막, 금속막 등 반도체 소자 제조용 박막을 고압산화, 열처리 또는 화학기상증착법에 의해 제조하는 고압산화 및 저압화학기상증착용 다중공정 반도체 제조장치에 관한 것으로 종래의 대기압 산화 및 고압 배치식 산화에서 나타나는 공정 및 박막 특성상의 제반 문제를 해결하고 또 장치의 복합공정화를 지향하여 원활한 작업이 이루어질 수 있도록 하기 위하여 LCD 및 Si 반도체 소자 제조공정중 저온 절연막, 실리콘막, 금속막 등의 박막을 고압 산화, 열처리, 가압 화학기상증착의 방법으로 연속적 또는 독립적인 공정으로 제조하는 매엽식(single wafer) 다중공정용(multi-process) 반도체 제조장치로서 반응로 몸체부와 몸체 상부에 힌지 및 기계기구로 결합되어 기밀을 유지하는 반� �로 윗덮개부와 몸체 하부에 결합되며 히터 전력공급선 열전대선이 도통하는 반응로 아래 덮개부와, 전도형의 저항가열히터, 석영제 히터 지지부, 공정가스의 예열 히터부, 공정가스 배기부, 윗덮개 개폐 및 클램핑용 기계기구부의 크게 8부분의 모듈로 이루어짐을 특징으로 한다.

公开(公告)号：KR1019970052658A

公开(公告)日：1997-07-29

申请号：KR1019950053650

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 현영철 ,  박종문 ,  박민 ,  구진근

IPC: H01L21/304

公开(公告)号：KR1019970051712A

公开(公告)日：1997-07-29

申请号：KR1019950054549

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  남기수 ,  구진근 ,  현영철 ,  박민

IPC: H01J1/304 ,  H01J9/02

公开(公告)号：KR1019960008553B1

公开(公告)日：1996-06-28

申请号：KR1019930006347

申请日：1993-04-15

Applicant: 한국전자통신연구원

Inventor： 박민 ,  구진근

IPC: H01L21/28

Abstract: The spin-on glass coating system includes a motor for rotating a plate which holds a wafer, a housing which contains the plate, a SOG material insertion unit for applying a SOG material on the wafer by inserting the material on the rotating wafer, and a thermal energy supplying unit for providing thermal energy on the edge of the wafer, thereby improving the manufacturing process.

Abstract translation: 旋涂玻璃涂布系统包括用于旋转保持晶片的板的电机，容纳该板的壳体，用于通过将材料插入旋转晶片将SOG材料施加在晶片上的SOG材料插入单元，以及 热能供应单元，用于在晶片的边缘上提供热能，从而改进制造过程。

公开(公告)号：KR1019960012370A

公开(公告)日：1996-04-20

申请号：KR1019940025178

申请日：1994-09-30

Applicant: 한국전자통신연구원

Inventor： 유병곤 ,  박민 ,  이중환 ,  구진근

IPC: H01L21/316

Abstract: 본 발명은 초고집적(VLSI)소자에 사용되는 절연막을 고압에서 산소기체 대신에 오존/산소 혼합기체와 자외선(UV : Ultra violet)을 사용하여 형성하는 절연막 형성방법에 관한 것으로서, 특히 종래의 절연막 형성 방법보다 급속한 성장속도를 얻거나 또는 양질의 절연막을 저온에서 형성할 수 있는 반도체 장치의 절연막 형성방법에 관한 것이다. 본 발명은 고압이 오존 분위기에서 산화막을 성장하는 것인데, 오존의 강한 산화력을 이용하여 플라즈마 방전과 같은 고에너지를 이용하지 않고도 저온에서 짧은 시간에 정공 트랩의 감소된 양질의 산화막을 성장할 수 있으며, 자외선(UV)조사에 으하여 더욱 낮은 온도에서 산화막 성장이 가능하게 되는 것이 특징이다. 오존의 발생은 오존발생기(ozonizer)에 산소를 유입(flow)시켜 오존(O
3 )과 산소(O
2 )의 비를 10% 정도로 하여 반응로에 주입시킨다.

公开(公告)号：KR1019950007348B1

公开(公告)日：1995-07-10

申请号：KR1019920009982

申请日：1992-06-09

Applicant: 한국전자통신연구원 ,  재단법인한국전자통신연구소 ,  주식회사 케이티

Inventor： 김귀동 ,  구용서 ,  한태현 ,  구진근

IPC: H01L29/70

Abstract: an emitter(2) of n+ buried layer(2) formed on a substrate(1); a polysilicon layer(3), an n- epitaxial layer(4), an oxide layer(5), a nitride layer(6) and a low temp. depositing oxide layer grown on the n+ buried layer(2) in turn; an isolation oxide layer(8) grown to be formed on a trench formed by etching the respective growth layer; a field oxide layer(9) formed by selectively growing an active region to position the interface of the oxide layer and the nitride layer at the n+ buried layer(2); a N+ polycrystal silicon electrode and a collector formed by selectively etching the grown layers; a base contact region formed by selective etching of a side wall nitried layer(15); a base electrode formed by growing the P+ polycrystal silicon layer(18); and a metal wiring formed by covering the contact opening with aluminium. The transistor has the increased voltage and the high switching speed in IIL circuit.

Abstract translation: 在衬底（1）上形成的n +掩埋层（2）的发射极（2）; 多晶硅层（3），n外延层（4），氧化物层（5），氮化物层（6）和低温 依次沉积在n +掩埋层（2）上生长的氧化物层; 生长在通过蚀刻各个生长层形成的沟槽上的隔离氧化物层（8）; 通过选择性地生长活性区以在n +掩埋层（2）处定位氧化物层和氮化物层的界面而形成的场氧化物层（9）; 通过选择性蚀刻生长层形成的N +多晶硅电极和集电体; 通过选择性蚀刻侧壁三层（15）形成的基底接触区域; 通过生长P +多晶硅层（18）而形成的基极; 以及通过用铝覆盖接触开口而形成的金属布线。 晶体管在IIL电路中具有增加的电压和高开关速度。