公开(公告)号：KR1020050061754A

公开(公告)日：2005-06-23

申请号：KR1020030093133

申请日：2003-12-18

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  김경수 ,  정희범 ,  김종대

IPC: H04B7/08

Abstract: 계산량을 줄이는 간소화된 승산기로 구현한 V-BLAST 장치 및 그 방법이 개시된다. 상기 이동 통신 수신기의 V-BLAST 장치는, 채널 정보 벡터를 수신하여 상기 채널 정보 벡터에 대한 의사 역행렬 계산시에 존재하는 자코비안 값 계산을 이용하여 의사 역행렬을 구성하는 출력 코팩터와 행렬식을 계산하여 출력하는 의사 역행렬 계산기; 상기 출력 코팩터의 각 행에서 자코비안 값 계산을 이용하여 NORM을 계산하고, 행별 NORM 값 중에서 최소값을 가지는 행을 나타내는 인덱스를 추출하여 출력하는 NORM 및 최소값 판정기; 상기 출력 코팩터로부터 상기 인덱스에 해당하는 행 벡터인 ZF 벡터를 선택하여 출력하는 ZF 벡터 선택기; 상기 채널 정보 벡터에서 상기 인덱스에 해당하는 열 벡터를 제거한 축소 행렬을 발생시켜 상기 채널 정보 벡터로서 재입력시키는 행렬 축소기; 및 수신 심볼과 상기 ZF 벡터의 승산에 자코비안 값 계산을 이용하여 제1 승산하고, 상기 제1 승산 결과를 상기 행렬식으로 나누어 그 결과를 출력하는 결정 통계 계산기를 구비하는 것을 특징으로 한다.

公开(公告)号：KR100488084B1

公开(公告)日：2005-05-06

申请号：KR1020020077596

申请日：2002-12-07

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  곽명신 ,  김종대 ,  조양기 ,  송승완 ,  김희석

IPC: G06F12/00

CPC classification number: G06F17/5045

Abstract: 본 발명은 마이크로 컨트롤러 소프트 아이피에 내장 할 수 있는 롬 소프트 아이피(ROM Soft IP)의 생성 방법 및 이 방법을 실행시키는 프로그램을 기록한 기록체에 관한 것으로서, 특히 MPU 코어 IP에 내장 할 수 있도록 롬 소프트 IP를 생성함으로서 IP 설계자가 용이하게 롬 내장 MPU 소프트 IP를 설계 할 수 있을 뿐만 아니라 MPU 코어 IP의 사용자도 프로그래밍 된 크기와 동일한 롬 프로그램 데이터들을 넣을 수 있는 롬 소프트 IP를 생성할 수 있다.

公开(公告)号：KR100484491B1

公开(公告)日：2005-04-20

申请号：KR1020020076521

申请日：2002-12-04

Applicant: 한국전자통신연구원

Inventor： 박기혁 ,  곽명신 ,  엄낙웅 ,  김종대

IPC: H04J11/00

Abstract: 본 발명의 직교 주파수 분할 다중 수신 장치는, 널 심볼 및 기준 심볼로 이루어진 동기 신호를 포함하는 전송 데이터 프레임 신호를 수신하는 직교 주파수 분할 다중 수신 장치에 있어서, 하나의 고속 푸리에 변환 연산기와, 고속 역 푸리에 변환 연산을 필요로 하는 주파수 또는 심볼 동기 회로를 구비하되, 하나의 고속 푸리에 변환 연산기로서 고속 푸리에 연산 처리 및 고속 역 푸리에 연산 처리를 선택적으로 수행하게 함으로써 주파수 또는 심볼 동기 회로에서 필요로 하는 IFFT 연산을 상기 FFT 연산기를 이용하여 수행하도록 하는 것을 특징으로 한다.

公开(公告)号：KR100466540B1

公开(公告)日：2005-01-15

申请号：KR1020020051029

申请日：2002-08-28

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  김종대 ,  노태문 ,  구진근 ,  이대우 ,  김상기 ,  박일용

IPC: H03K19/00

CPC classification number: H03K19/0016

Abstract: The present invention relates to an input and output port circuit. The input and output port circuit comprises a signal register for storing output signals, an input/output register at which an input/output control signal for determining an input/output direction is stored, a plurality of control registers, a power supply switch circuit for selectively supplying a low voltage or a high voltage depending on a power mode control signal, a signal direction control circuit for determining the direction of the signal depending on a value of the signal register and a value of the input/output register, an output control circuit driven depending on the value of the control register and an output of the signal direction control circuit, and an output driving circuit for outputting the low voltage, the high voltage or the ground value depending on an output of the signal direction control circuit and an output of the output control circuit. The high voltage and the low voltage can be simultaneously driven using only a single output driving circuit and the single output driving circuit is constructed in multiple stages and is selectively driven by the output control register. Therefore, the power consumption can be saved.

Abstract translation: 输入和输出端口电路 输入和输出端口电路包括用于存储输出信号的信号寄存器，存储用于确定输入/输出方向的输入/输出控制信号的输入/输出寄存器，多个控制寄存器，用于电源开关电路 根据功率模式控制信号选择性地提供低电压或高电压;信号方向控制电路，用于根据信号寄存器的值和输入/输出寄存器的值来确定信号的方向;输出控制 电路根据控制寄存器的值和信号方向控制电路的输出进行驱动;以及输出驱动电路，用于根据信号方向控制电路的输出输出低电压，高电压或接地值，以及 输出控制电路的输出。 高电压和低电压可以仅使用单个输出驱动电路同时驱动，并且单个输出驱动电路构造为多个级并且由输出控制寄存器选择性地驱动。 因此，可以节省功耗。

公开(公告)号：KR100463559B1

公开(公告)日：2004-12-29

申请号：KR1020020069567

申请日：2002-11-11

Applicant: 한국전자통신연구원

Inventor： 변경진 ,  정희범 ,  김경수 ,  김종대

IPC: G10L19/12 ,  G10L19/107

CPC classification number: G10L19/107 ,  G10L2019/0013

Abstract: The present invention reduces complexity of computation as about 40% comparing to the conventional depth first tree search method. A method for searching an algebraic codebook in algebraic code excited linear prediction (ACELP) vocoding using a depth first tree method, includes the steps of: a) searching branches of predetermined levels to predict a branch in which optimum pulse is located; b) choosing a predetermined number of branches according to the search result of the step a) and removing residual branches; and c) searching the chosen branches and choosing optimum algebraic code.

Abstract translation: 与传统的深度优先搜索方法相比，本发明将计算复杂度降低了大约40％。 一种使用深度优先树方法在代数码激励线性预测（ACELP）声码中搜索代数码本的方法，包括步骤：a）搜索预定电平的分支以预测最佳脉冲所在的分支; b）根据步骤a）的搜索结果选择预定数量的分支并去除残留分支; 和c）搜索选择的分支并选择最佳的代数码。

公开(公告)号：KR1020040053435A

公开(公告)日：2004-06-24

申请号：KR1020020079989

申请日：2002-12-14

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  정희범 ,  김경수 ,  김종대

IPC: H04B7/06

Abstract: PURPOSE: A V-BLAST(Vertical-Bell Laboratories Layered Space-Time) system having a simple inverse matrix operation structure is provided to operate a necessary cofactor by using three multiplying steps, and to multiply a minimal value by a receiving symbol to divide with a determinant, thereby reducing hardware for V-BLAST algorithm. CONSTITUTION: The first and second switches(202,204) input a matrix and a receiving symbol, and transmit the matrix and the receiving symbol. A pseudo inverse matrix calculator(206) inputs the matrix to operate a cofactor matrix and a determinant, and outputs the cofactor matrix and the determinant. A size and minimal value calculator(208) operates a minimal index value for the cofactor matrix. A matrix reducer calculator(212) inputs a new matrix to the first switch(202). A weighting vector selector(210) operates a row vector and a transposed matrix of the row vector. The first multiplier(214) multiplies the transposed matrix by the receiving symbol. A divider(215) inputs the determinant, and divides an output of the first multiplier(214) with the determinant. An inverse mapper(218) inputs an output from the divider(215), and outputs an estimated information value. The second multiplier(220) multiplies a column corresponding to a row that generates the minimal index value, outputs results. A subtractor(216) subtracts an output of the second multiplier(220) from the receiving symbol, and outputs a new receiving symbol.

Abstract translation: 目的：提供具有简单逆矩阵运算结构的V-BLAST（Vertical-Bell实验室分层时空）系统，以通过使用三个乘法步骤来操作必要的辅因子，并将最小值乘以接收符号与 一个决定因素，从而减少V-BLAST算法的硬件。 构成：第一和第二开关（202,204）输入矩阵和接收符号，并发送矩阵和接收符号。 伪逆矩阵计算器（206）输入矩阵以操作辅因子矩阵和行列式，并输出辅因子矩阵和行列式。 尺寸和最小值计算器（208）操作辅助因子矩阵的最小索引值。 矩阵减法器计算器（212）将新矩阵输入到第一开关（202）。 加权向量选择器（210）操作行向量的行向量和转置矩阵。 第一乘法器（214）将转置矩阵乘以接收符号。 分频器（215）输入行列式，并且将第一乘法器（214）的输出与行列式相除。 逆映射器（218）输入来自分频器（215）的输出，并输出估计的信息值。 第二乘法器（220）将与生成最小索引值的行相对应的列相乘，输出结果。 减法器（216）从接收符号中减去第二乘法器（220）的输出，并输出新的接收符号。

公开(公告)号：KR1020040049742A

公开(公告)日：2004-06-12

申请号：KR1020020077597

申请日：2002-12-07

Applicant: 한국전자통신연구원

Inventor： 여순일 ,  곽명신 ,  김종대

IPC: G06F17/50

Abstract: PURPOSE: A device and a method for searching out an IP(Intellectual Property) function of a semiconductor are provided to perform the SOC(System On Chip) design quickly or in a proper time by automatically searching out the function from the semiconductor IP receiving for designing the SOC. CONSTITUTION: A design data input part(100) receives a data sheet and an HDL(Hypertext Delivery Language) code of the semiconductor IP, and corrects an error if a non-identical part is searched out by comparing the data sheet and the HDL code with each format. A function searcher(120) matches a function sentence and a comment for the same function as a pair by searching out each sentence of the data sheet and comparing the sentence with the comment including a waveform extracted from the HDL code. A function sentence storage(140) and a function waveform storage(160) respectively store the function sentence and the waveform received from the function searcher. A function sentence display part(180) and a function waveform sentence display part(200) display the semiconductor IP function by including at least function sentence from the function sentence and the matched waveform.

Abstract translation: 目的：提供一种用于搜索半导体的IP（知识产权）功能的设备和方法，以通过自动搜索半导体IP接收功能来快速或适当地执行SOC（片上系统）设计 设计SOC。 构成：设计数据输入部分（100）接收半导体IP的数据表和HDL（超文本传递语言）代码，并且如果通过比较数据表和HDL代码来搜索不相同的部分，则校正错误 与每种格式。 函数搜索器（120）通过搜索数据表的每个句子并将该句子与包括从HDL代码提取的波形的评论进行比较来匹配功能语句和与一对相同功能的注释。 功能句存储（140）和功能波形存储（160）分别存储从功能搜索器接收的功能句和波形。 函数句子显示部分（180）和函数波形句子显示部分（200）通过至少包括函数句子和匹配波形的函数句子来显示半导体IP函数。

公开(公告)号：KR1020040049741A

公开(公告)日：2004-06-12

申请号：KR1020020077596

申请日：2002-12-07

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  곽명신 ,  김종대 ,  조양기 ,  송승완 ,  김희석

IPC: G06F12/00

CPC classification number: G06F17/5045

Abstract: PURPOSE: A method for generating a ROM soft IP(intellectual Property) embedded into an MPU(Micro Processor Unit) soft IP and a recording medium recording a program for executing the same are provided to simplify a circuit composition process of the MPU soft IP by generating as a form of a ROM component file while automatically converting a program ROM code into an electronic circuit design language. CONSTITUTION: A header file describing the initial information of the ROM soft IP, and a sentence describing a ROM address and instructions, a tail file describing termination information, and a bean file describing an activity of the ROM soft are written, and a HEX file for MUP program memory is selected(S1). The header file is copied to the bean file, a start address and the instruction are converted into the electronic circuit design language through the address and the instruction formed by an ASCII(American Standard Code for Information Interchange) text in the memory program HEX file, and a ROM code conversion program is produced by copying a text file(S3). The ROM soft IP program is generated by executing the program(S5).

Abstract translation: 目的：提供嵌入到MPU（微处理器单元）软IP中的ROM软IP（知识产权）的方法和记录用于执行它的程序的记录介质，以简化MPU软IP的电路组成过程 生成ROM组件文件的形式，同时自动将程序ROM代码转换为电子电路设计语言。 构成：写入描述ROM软IP的初始信息的头文件以及描述ROM地址和指令的句子，描述终止信息的尾文件和描述ROM软件的活动的bean文件，以及HEX文件 选择MUP程序存储器（S1）。 头文件被复制到bean文件，起始地址和指令通过地址和由存储器程序HEX文件中的ASCII（美国信息交换标准代码）文本形成的指令转换成电子电路设计语言， 并通过复制文本文件（S3）产生ROM代码转换程序。 通过执行程序生成ROM软IP程序（S5）。

公开(公告)号：KR1020040046176A

公开(公告)日：2004-06-05

申请号：KR1020020074015

申请日：2002-11-26

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  권성구 ,  박일용 ,  양일석 ,  이대우 ,  김상기 ,  유병곤 ,  김종대

IPC: H01L21/205

Abstract: PURPOSE: An apparatus for manufacturing a semiconductor device and a manufacturing method of the semiconductor device using the same are provided to be capable of effectively forming an insulating layer at a low temperature. CONSTITUTION: An apparatus for manufacturing a semiconductor device is provided with a reaction furnace(20), a wafer support part(40) installed in the reaction furnace for supporting a wafer, a heating part(50) for heating the wafer, a power supply(55) for supplying power to the heating part, and a gas flow part(10) for flowing reaction gas. The apparatus for manufacturing a semiconductor device further includes a plasma generating part(200) for transforming the reaction gas supplied from the gas flow part into ion reticle and supplying the ion reticle into the reaction furnace, and an ion removing part(300) for controlling the excessive flow of the ion reticle into the reaction furnace.

Abstract translation: 目的：提供一种用于制造半导体器件的装置和使用其的半导体器件的制造方法，以能够在低温下有效地形成绝缘层。 构成：半导体装置的制造装置具备反应炉（20），安装在用于支撑晶片的反应炉内的晶片支撑部（40），加热晶片的加热部（50），电源 （55），用于向加热部供电;以及气流部（10），用于使反应气体流动。 本发明的半导体装置的制造装置还包括：等离子体产生部（200），用于将从气体流供给的反应气体变换为离子掩模版并将离子掩模版供给到反应炉中;以及离子去除部（300） 离子掩模版过度流入反应炉。

公开(公告)号：KR100399583B1

公开(公告)日：2003-09-26

申请号：KR1019990053515

申请日：1999-11-29

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  김상기 ,  구진근 ,  남기수 ,  이대우 ,  노태문

IPC: H01L27/085

CPC classification number: H01L29/7813 ,  H01L29/0847 ,  H01L29/42368

Abstract: The present invention relates to a method of fabricating a vertical TI)MOS power device using sidewall spacers and a self-align technique and a TDMOS power device of the same. The TDMOS according to the present invention is fabricated using only 3 masks and a source is formed using the self-align technique to embody a highly integrated trench formation. During the process, ion implantation of high concentration into the bottom of the trench makes a thick oxide film grow on the bottom and the corner of the gate, so that electrical characteristic, specifically leakage current and breakdown voltage of the device can be improved. Also, process steps can be much decreased to lower process cost, high integration is possible, and reliability of the device can be improved.

Abstract translation: 本发明涉及一种使用侧壁间隔件和自对准技术以及TDMOS功率器件制造垂直TI功率器件的方法。 根据本发明的TDMOS仅使用3个掩模制造，并且使用自对准技术形成源以体现高度集成的沟槽形成。 在此过程中，高浓度的离子注入到沟槽的底部使得在栅极的底部和拐角处生长出厚的氧化膜，从而可以改善器件的电特性，特别是漏电流和击穿电压。 而且，可以大大减少工艺步骤以降低工艺成本，可以实现高度集成，并且可以提高装置的可靠性。