公开(公告)号：KR1020100073025A

公开(公告)日：2010-07-01

申请号：KR1020080131603

申请日：2008-12-22

Applicant: 한국전자통신연구원

Inventor： 우종창 ,  김용구 ,  김상기 ,  박종문 ,  박건식 ,  구진근 ,  강진영

IPC: H01L21/3065 ,  H01L21/687

CPC classification number: H01L21/6833

Abstract: PURPOSE: A substrate de-chucking method in a plasma processing device is provided to improve de-chucking capability and prevent sticking by effectively removing a remaining charge on a substrate surface according to the control of a de-chucking voltage. CONSTITUTION: A plasma generation is interrupted after completing a plasma processing about a substrate which is maintained on an electro-static chuck with the chucking voltage of electro-static voltage. A first reverse voltage is applied to the electrostatic chuck. A middle turn-off step which stops the first reverse voltage apply in the electrostatic chuck is executed. After the middle turn-off step, a second reverse voltage which is smaller than the first reverse voltage is applied to the electrostatic chuck. The second reverse voltage apply is interrupted in the electrostatic chuck and the substrate is grounded.

Abstract translation: 目的：提供一种等离子体处理装置中的基板去夹紧方法，以通过根据去夹紧电压的控制有效地去除基板表面上的剩余电荷来改善脱扣能力并防止粘附。 构成：在用静电电压的夹持电压完成对保持在静电卡盘上的基板的等离子体处理之后等离子体产生中断。 向静电吸盘施加第一反向电压。 执行停止施加在静电卡盘中的第一反向电压的中间关断步骤。 在中间断开步骤之后，将小于第一反向电压的第二反向电压施加到静电卡盘。 静电卡盘中的第二反向电压中断，基板接地。

公开(公告)号：KR100928204B1

公开(公告)日：2009-11-25

申请号：KR1020070128278

申请日：2007-12-11

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  박건식 ,  박종문 ,  김보우 ,  강진영

IPC: H01L31/107

CPC classification number: H01L31/107

Abstract: 본 발명은 실리콘 에피층을 이용한 CMOS 기반의 평판형(planar type)의 애벌란시 포토다이오드(Avalanche Photo-diode) 및 그 제조 방법에 관한 것으로서, 상기 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토 다이오드는 기판; 상기 기판내에 형성된 제1도전형의 웰(well)층; 저에너지 이온 주입 공정을 통해 상기 제1도전형의 웰층내부에 형성된 애벌란시(Avalanche) 매몰층; 상기 애벌란시 매몰층에 형성된 실리콘 에피층; 상기 제1도전형의 웰층의 일부 표면으로부터 상기 애벌란시 매몰층 사이에 형성되어 pn 접합(pn junction)을 형성하는 제1도전형과 반대 도전형인 제2도전형의 도핑영역; 상기 제2도전형의 도핑영역 및 상기 제2도전형의 도핑영역과 이격된 위치의 상기 제1도전형의 웰층위에 각각 형성된 양전극 및 음전극; 및 상기 양전극과 음전극이 형성될 창을 제외한 전면에 형성된 산화막;을 포함하여 이루어지는 것으로, 저에너지를 이용한 이온주입과 실리콘 에피층을 이용하여 격자 손상을 줄이고, 소자의 누설전류 특성을 개선하여 안정적인 항복전압을 얻음으로써 소자의 전기적 특성이 개선되는 효과가 있다.
애벌란시(avalanche), 포토다이오드

Abstract translation: 一种使用硅外延层的基于互补金属氧化物半导体（CMOS）的平面型雪崩光电二极管（APD）和一种制造APD的方法，该光电二极管包括：衬底; 形成在衬底中的第一导电类型的阱层; 通过低能量离子注入形成在第一导电类型的阱层中的雪崩嵌入结; 在雪崩嵌入结中形成的硅外延层; 与所述第一导电类型相反的第二导电类型的掺杂区域，所述掺杂区域由所述雪崩嵌入结中的所述第一导电类型的阱层的表面的一部分形成并形成p-n结; 分别形成在第二导电类型的掺杂区域上的正电极和负电极以及与第二导电类型的掺杂区域分离的第一导电类型的阱层; 以及形成在除了形成正电极和负电极的窗口之外的整个表面上的氧化物层。

公开(公告)号：KR1020090061307A

公开(公告)日：2009-06-16

申请号：KR1020070128278

申请日：2007-12-11

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  박건식 ,  박종문 ,  김보우 ,  강진영

IPC: H01L31/107

CPC classification number: H01L31/107

Abstract: A CMOS based flat type avalanche photo diode and a manufacturing method thereof are provided to improve a leakage current property of a device and to reduce lattice damage by using a silicon epi layer and an ion implantation using low energy. A well layer(2-2) of a first conductive type is formed inside a substrate(2-1). An avalanche buried layer(2-3) is formed inside the well layer of the first conductive type through a low energy ion implanting process. A silicon epi layer(2-4) is formed in the avalanche buried layer. A p-n junction(2-5a) is formed by forming a doping region of a second conductive type between a partial surface of the well layer of the first conductive type and the avalanche buried layer. A positive electrode(2-7) and a negative electrode(2-8) are formed on the doping region of the second conductive type, and the well layer of the first conductive type of a position separated from the doping region of the second conductive type. An oxide film is formed on a whole surface except for a window in which the positive electrode and the negative electrode are formed.

Abstract translation: 提供一种基于CMOS的扁平型雪崩光电二极管及其制造方法，以提高器件的漏电流特性，并通过使用硅外延层和使用低能量的离子注入来减少晶格损伤。 第一导电类型的阱层（2-2）形成在衬底（2-1）内。 通过低能离子注入工艺在第一导电类型的阱层内部形成雪崩掩埋层（2-3）。 在雪崩掩埋层中形成硅外延层（2-4）。 通过在第一导电类型的阱层的部分表面和雪崩掩埋层之间形成第二导电类型的掺杂区域来形成p-n结（2-5a）。 在第二导电类型的掺杂区域上形成正极（2-7）和负极（2-8），并且第一导电类型的阱层与第二导电类型的掺杂区域分离的位置 类型。 除了形成正极和负极的窗口之外，在整个表面上形成氧化物膜。

公开(公告)号：KR1020090044181A

公开(公告)日：2009-05-07

申请号：KR1020070110150

申请日：2007-10-31

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  윤용선 ,  김보우 ,  강진영 ,  박종문 ,  유성욱

IPC: H01L31/101 ,  H01L29/70

CPC classification number: G01J5/20 ,  H01L21/762 ,  H01L27/1203

Abstract: 본 발명은 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의 제조 방법에 관한 것으로, 기판; 상기 기판으로부터 부유되도록 형성된 적어도 하나의 바이폴라 트랜지스터; 및 상기 적어도 하나의 바이폴라 트랜지스터의 상측면에 형성된 열 흡수층을 포함하고, 상기 적어도 하나의 바이폴라 트랜지스터 각각은 상기 열 흡수층을 통해 흡수된 열에 따라 출력값을 가변하는 것을 특징으로 하며, 이에 의하여 CMOS 공정과 양립되면서도 보다 우수한 온도 변화 감지 특성을 제공할 수 있다.
적외선 센서, 비냉각형, 바이폴라 트랜지스터

公开(公告)号：KR100572853B1

公开(公告)日：2006-04-24

申请号：KR1020030097048

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  유성욱 ,  박종문 ,  윤용선 ,  김상기 ,  김보우 ,  배윤구 ,  임병원 ,  구진근

IPC: H01L31/10

CPC classification number: H01L31/02161 ,  H01L31/02019 ,  H01L31/022408

Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.
광센서, 포획전하, 계면전하, 공핍영역

公开(公告)号：KR100531012B1

公开(公告)日：2005-11-28

申请号：KR1020030050042

申请日：2003-07-22

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  구진근 ,  박건식 ,  박종문 ,  김보우 ,  윤용선 ,  김상기

IPC: H01L21/22

Abstract: 본 발명은 반도체 소자의 제조 공정에서 열산화, 열확산, 각종 어닐과 같은 웨이퍼 프로세스에 사용되는 횡형 확산로에 관한 것이다. 원통 형태의 석영 튜브에는 비스듬히 절재된 모양의 경사진 개구부가 형성되어 보트가 내부에 위치된 상태에서 개구부를 통해 웨이퍼를 보트에 용이하게 적재할 수 있으며, 개구부를 밀폐하기 위한 튜브 덮개에는 다수의 가스 유출공을 갖는 가스 주입구가 형성되어 반응가스가 석영 튜브 내부로 균일하게 공급됨으로써 두께가 균일한 박막을 성장시킬 수 있다. 또한, 본 발명에 따르면 튜브 덮개가 개구부에 덮힌 상태에서 석영 튜브가 반응실로 이동하기 때문에 외부로부터 대기가스의 유입이 차단되어 자연산화막의 성장이 최소화된다.

公开(公告)号：KR1020050065888A

公开(公告)日：2005-06-30

申请号：KR1020030097048

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 박건식 ,  유성욱 ,  박종문 ,  윤용선 ,  김상기 ,  김보우 ,  배윤구 ,  임병원 ,  구진근

IPC: H01L31/10

CPC classification number: H01L31/02161 ,  H01L31/02019 ,  H01L31/022408

Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.

公开(公告)号：KR100485129B1

公开(公告)日：2005-04-25

申请号：KR1020020070288

申请日：2002-11-13

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  권성구 ,  백규하 ,  윤용선 ,  김보우 ,  구진근

IPC: H01J1/30

Abstract: 본 발명은 전계 방출 소자의 제조 방법에 관한 것으로, 케소드를 형성하기 위해 도전층을 건식식각하는 과정에서 식각된 도전물의 재증착을 이용하여 케소드 측벽에 케소드 팁을 형성한다. 도전물의 재증착에 의해 형성된 케소드 팁의 선단은 선형으로 이루어지기 때문에 점 형상을 갖는 종래의 케소드 팁에 비해 높은 방전효율을 갖는다. 또한, 식각물질과 반응가스에 따라 건식식각 시 재증착이 일어나는 다양한 금속물질을 이용하여 케소드를 형성할 수 있으므로 방전수명이 양호한 금속을 사용하면 특성이 개선된 케소드 팁을 형성할 수 있으며, 저온에서 공정이 진행되므로 유리 기판의 사용도 가능해진다.

公开(公告)号：KR1020050010661A

公开(公告)日：2005-01-28

申请号：KR1020030050042

申请日：2003-07-22

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  구진근 ,  박건식 ,  박종문 ,  김보우 ,  윤용선 ,  김상기

IPC: H01L21/22

Abstract: PURPOSE: A lateral diffusion furnace for manufacturing a semiconductor device is provided to load easily a wafer on a boat in a quartz tube by using a tilted opening of the quartz tube and to grow a uniform thin film and minimize the growth of a native oxide layer by preventing an atmospheric gas from permeating into the tube using a tube lid having a gas injection port with a plurality of gas outlet holes. CONSTITUTION: A lateral diffusion furnace includes a reaction chamber(11) with a heating coil(13), a boat(14) for loading wafers(15), a tube and a tube lid. The tube(12) includes a tilted opening(B) for exposing the boat to the outside. The tube lid(20) is used for sealing the tube by covering the opening of the tube. The tube lid includes a gas injection port(17) with a plurality of gas outlet holes(21).

Abstract translation: 目的：提供用于制造半导体器件的横向扩散炉，通过使用石英管的倾斜开口容易地在石英管中的船上加载晶片，并且生长均匀的薄膜并使天然氧化物层的生长最小化 通过使用具有具有多个气体出口孔的气体注入口的管盖来防止大气气体渗透到管中。 构成：横向扩散炉包括具有加热线圈（13）的反应室（11），用于装载晶片（15）的船（14），管和管盖。 管（12）包括用于将船暴露到外部的倾斜开口（B）。 管盖（20）用于通过覆盖管的开口来密封管。 管盖包括具有多个气体出口孔（21）的气体注入口（17）。

公开(公告)号：KR100425581B1

公开(公告)日：2004-04-03

申请号：KR1020010056434

申请日：2001-09-13

Applicant: 한국전자통신연구원

Inventor： 권성구 ,  유성욱 ,  박종문 ,  박건식 ,  김보우

IPC: H01L21/28

Abstract: PURPOSE: A semiconductor device having a metal wiring layer completely buried in a hole and fabrication method by using a selective nitridation process are provided to prevent generation of a void and a short circuit when the metal line layer is buried into a contact hole or a via hole. CONSTITUTION: A hole(104) and an interlayer dielectric(103) are formed on a semiconductor substrate(101). The first material layer pattern(105a) is formed on an inner wall and a bottom of the hole(104) and the interlayer dielectric(103). The second material layer pattern(109a) is formed on the first material layer pattern(105a). A metal line layer is formed by burying sequentially the first metal layer pattern(111a), the second metal layer pattern(113a), the third metal layer pattern(115a), and the fourth metal layer pattern(117a) into the hole(104).

Abstract translation: 目的：提供一种具有完全埋入孔中的金属布线层和通过使用选择性氮化处理的制造方法的半导体器件，以防止当金属线层埋入接触孔或通孔中时产生空隙和短路 孔。 构造：在半导体衬底（101）上形成孔（104）和层间电介质（103）。 第一材料层图案（105a）形成在孔（104）和层间电介质（103）的内壁和底部上。 第二材料层图案（109a）形成在第一材料层图案（105a）上。 通过将第一金属层图案（111a），第二金属层图案（113a），第三金属层图案（115a）和第四金属层图案（117a）顺序埋入孔（104）中形成金属线层 ）。