公开(公告)号：CN1260608C

公开(公告)日：2006-06-21

申请号：CN03153712.X

申请日：2003-08-18

Applicant: 夏普株式会社

Inventor： 村井淳人

IPC: G02F1/136 ,  G02F1/1345

CPC classification number: G02F1/13458 ,  G02F1/1345 ,  H05K1/117 ,  H05K3/24 ,  H05K2201/09436

Abstract: 一种有源矩阵基片包括：一个绝缘基片；在绝缘基片的线路端子层上，并包括在端子排列方向上延伸的接触孔，使多个线路端子可露出的绝缘薄膜；和多个导电的端子衬垫。该端子衬垫设在绝缘基片的绝缘薄膜层上，覆盖多个通过在绝缘薄膜上的接触孔露出的线路端子。每一个信号输入端子包括一个线路端子和相应的一个端子衬垫。

公开(公告)号：CN1784114A

公开(公告)日：2006-06-07

申请号：CN200510127084.6

申请日：2005-11-30

Applicant: 株式会社理光

Inventor： 丹国广

IPC: H05K1/09 ,  H05K1/16

CPC classification number: H05K1/167 ,  H05K3/429 ,  H05K2201/09263 ,  H05K2201/09436 ,  H05K2201/09727

Abstract: 本发明涉及设有由金属材料构成的布线图样的印制电路布线板。在绝缘性底板1上用相同的金属材料同时形成布线图样3a，电阻用布线图样5a，以及端子3b，3c，5b，5c。设在布线图样3a两端的端子3b，3c之间的距离和设在电阻用布线图样5a两端的端子5b，5c之间的距离相同。电阻用布线图样5a比布线图样3a长，起着作为电阻的功能。能提供即使不使用电阻器或电阻膏也能形成电阻的印制电路布线板。

公开(公告)号：CN1137613C

公开(公告)日：2004-02-04

申请号：CN97114093.6

申请日：1997-07-03

Applicant: 夏普公司

Inventor： 松野幸男

IPC: H05K3/46

CPC classification number: H05K1/113 ,  H05K1/095 ,  H05K3/0094 ,  H05K3/181 ,  H05K3/247 ,  H05K3/4007 ,  H05K3/429 ,  H05K3/4685 ,  H05K2201/035 ,  H05K2201/0367 ,  H05K2201/09436 ,  H05K2201/0959 ,  H05K2203/072

Abstract: 一种印制线路板具有：铜箔(第一导电层)，形成于提供电绝缘的绝缘板的一侧或两侧面上，用于提供导电性；绝缘层，形成于第一导电层的特定位置(通孔处)，用于提供电绝缘；以及第二导电层，形成于绝缘层上，用于提供导电性。在这种印制线路板中，当形成第二导电层时，用镀覆法淀积导电材料，并抛光淀积的导电材料，这些步骤至少重复进行一次，从而可使第二导电层的表面平滑，因此提高芯片元件的连接稳定性。

公开(公告)号：EP1471574B1

公开(公告)日：2008-01-23

申请号：EP04252265.6

申请日：2004-04-16

Applicant: SHINKO ELECTRIC INDUSTRIES CO., LTD.

Inventor： Murayama, Kei ,  Sunohara, Masahiro

IPC: H01L23/498 ,  H01L23/538

CPC classification number: H01L23/49827 ,  H01L23/562 ,  H01L24/81 ,  H01L2224/16 ,  H01L2224/81206 ,  H01L2224/81801 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12042 ,  H05K1/113 ,  H05K3/328 ,  H05K2201/09436 ,  H05K2201/09781 ,  H05K2201/0979 ,  H05K2201/10674 ,  H05K2203/0285 ,  H01L2924/00

公开(公告)号：EP0208023A1

公开(公告)日：1987-01-14

申请号：EP85201134.5

申请日：1985-07-09

Applicant: Sullivan, Donald Fort

Inventor： Sullivan, Donald Fort

IPC: H05K3/02 ,  H05K3/24

CPC classification number: H05K3/3452 ,  G03F7/00 ,  G03F7/16 ,  H05K1/0266 ,  H05K1/0268 ,  H05K1/095 ,  H05K1/116 ,  H05K1/117 ,  H05K3/0023 ,  H05K3/0082 ,  H05K3/045 ,  H05K3/108 ,  H05K3/242 ,  H05K3/243 ,  H05K3/28 ,  H05K3/428 ,  H05K3/4644 ,  H05K3/4661 ,  H05K2201/09036 ,  H05K2201/09436 ,  H05K2201/09781 ,  H05K2201/09845 ,  H05K2201/09927 ,  H05K2201/09936 ,  H05K2201/09981 ,  H05K2203/025 ,  H05K2203/054 ,  H05K2203/056 ,  H05K2203/0571 ,  H05K2203/0577 ,  H05K2203/066 ,  H05K2203/0759

Abstract: In a printed wiring board of the type that places a solder mask over bare copper circuit traces the solder mask is laid down with a flat planar surface by means of a liquid photopolymer solder mask layer deposited, photoexposed and developed to uncover those circuit trace positions such as through holes and connector pads for further processing. Then a very thin copper layer is chemically deposited over the surface area and a resist layer is laid down as a cover insulating layer on the flat surface so that a thicker layer of copper may be electrolytically plated over the uncovered circuit traces. In this manner the conductive area about each of the connector pads is significantly increased by plating on the sidewalls of the solder mask layer which surround the connector pads. Additionally the photopolymer flat surface is glossy and does not strongly adhere to the deposited thin copper layer as does the sidewall and conductor pad areas, thereby permitting the cover insulating layer and the thin copper layer to be readily removed from the flat planar surface by mechanical methods.

公开(公告)号：EP0206337A2

公开(公告)日：1986-12-30

申请号：EP86108689

申请日：1986-06-25

Applicant: NEC CORP

Inventor： KIMBARA KOHJI

IPC: H05K3/46 ,  H01L23/538 ,  H05K1/00 ,  H05K1/11 ,  H05K3/22 ,  H05K3/40 ,  H01L23/52

CPC classification number: H05K1/113 ,  H01L23/5382 ,  H01L2224/16225 ,  H01L2924/09701 ,  H01L2924/15192 ,  H05K1/0292 ,  H05K1/0298 ,  H05K3/4076 ,  H05K3/4644 ,  H05K2201/09436 ,  H05K2201/09563 ,  Y10T29/49156

Abstract: On a wiring substrate (1) one or more conductive linking portions (21) are applied and electrically connected to wiring layers (4) of the substrate. An insulating layer (3) covers the linking portions (21) and has openings (6) for exposing parts of the linking portions and carrier contact pads (2) connected to the linking portions (21) through holes (23a) in the insulating layer (3). Engineering changes in the electrical connection between the wiring layers (4) of the substrate (1) and outside elements (10) connected to the pads (2) can be made by selectively removing parts (21a) of the linking portions exposed in said holes (6), thereby to interrupt electrical connection, and/or by selectively contacting outward leads (7) to the pads (2).

Abstract translation: 在布线基板（1）上，一个或多个导电连接部分（21）被施加并电连接到基板的布线层（4）。 绝缘层（3）覆盖连接部分（21）并且具有用于暴露连接部分的开口（6）和连接到绝缘层中的连接部分（21）通孔（23a）的载体接触焊盘（2） （3）。 可以通过选择性地去除暴露在所述孔中的连接部分的部分（21a）来制造衬底（1）的布线层（4）和连接到焊盘（2）的外部元件（10）之间的电连接的工程变化 （6），从而中断电连接，和/或通过选择性地将外部引线（7）接触到焊盘（2）。

公开(公告)号：WO2010008033A1

公开(公告)日：2010-01-21

申请号：PCT/JP2009/062839

申请日：2009-07-15

Applicant: 日本電気株式会社 ,  金高 善史

Inventor： 金高　善史

IPC: H05K3/34 ,  H01L23/12

CPC classification number: H05K1/111 ,  H05K3/3442 ,  H05K3/3452 ,  H05K2201/09436 ,  H05K2201/09663 ,  H05K2201/10636 ,  Y02P70/611 ,  Y02P70/613

Abstract: 　チップ部品の電気的導通の信頼性を向上させたチップ部品実装構造及びこれに用いる配線基板並びにチップ部品実装方法を提供する。 　端部に電極１５が設けられたチップ部品が、電極１５と対応する位置に形成された実装用パッド１４に導電部材１３を介して実装される配線基板１１であって、電極１５からの距離が大きくなる側で実装用パッド１４に隣接してソルダーレジスト１２上に形成された補助パッド１７とを有し、チップ部品が実装された際に、電極１５と実装用パッド１４及び補助パッド１７との間に導電部材１３によるフィレットが形成される。

Abstract translation: 提供了一种芯片部件安装结构，其中提高了芯片部件的电连续性的可靠性，用于芯片部件安装结构的布线板和芯片部件安装方法。 具体地提供一种布线板（11），其中，在安装焊盘（14）上形成有在端部具有电极（15）的芯片部件，其形成在与电极（15）对应的位置处，导电 芯片组件和安装垫之间的构件（13）。 布线板具有在与电极（15）的距离增加的一侧上在辅助焊盘（12）上邻近安装焊盘（14）形成的辅助焊盘（17）。 当安装芯片部件时，在电极（15）和安装焊盘（14）之间以及电极和辅助焊盘（17）之间由导电部件（13）形成圆角。

公开(公告)号：WO2009151108A1

公开(公告)日：2009-12-17

申请号：PCT/JP2009/060729

申请日：2009-06-12

Applicant: 日本電気株式会社 ,  大内 明

Inventor： 大内　明

IPC: H01L23/12 ,  H01L21/60 ,  H05K3/28 ,  H05K3/34

CPC classification number: H05K3/4007 ,  H01L21/563 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/49883 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2224/75252 ,  H01L2224/81011 ,  H01L2224/81054 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8191 ,  H01L2224/83192 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/351 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/246 ,  H05K3/3436 ,  H05K3/4069 ,  H05K3/4644 ,  H05K2201/0133 ,  H05K2201/0195 ,  H05K2201/0347 ,  H05K2201/09436 ,  H05K2201/10674 ,  H01L2924/00

Abstract: 　高信頼性の確保が可能な実装基板、及び基板、並びにそれらの製造方法を提供する。電極パッド４が形成された基板２と、電極パッド４を含む基板２上に形成された第１絶縁層８と、第１絶縁層８上に形成されるとともに、第１絶縁層８よりも弾性率が低い応力緩和層９と、第１絶縁層８及び応力緩和層９に形成されるとともに電極パッド４に通ずる開口部と、開口部に充填されるとともに導電粒子及び樹脂を含んだ導電性接着剤６と、導電性接着剤６の表面に形成された金属層７と、を備える。第１絶縁層８と応力緩和層９の界面は、開口部（領域ａ）において導電性接着剤６と接する。導電性接着剤６は、金属層７と接している導電性接着剤６の表層部において、導電粒子が樹脂の最外層よりも突出している。金属層７は、樹脂を介することなく導電粒子と直接密着している。

Abstract translation: 提供确保高可靠性的安装基板，基板以及用于制造安装基板和基板的方法。 安装基板设置有基板（2），由此形成电极焊盘（4）; 形成在包括电极焊盘（4）的基板（2）上的第一绝缘层（8）; 应力缓和层（9），其形成在所述第一绝缘层（8）上并且具有比所述第一绝缘层（8）的弹性模量低的弹性模量。 开口部，形成在所述第一绝缘层（8）和所述应力缓和层（9）上，并与所述电极焊盘（4）连接。 导电粘合剂（6），其施加在所述开口部分中并且包含导电颗粒和树脂; 和形成在导电性粘合剂（6）的表面上的金属层（7）。 使第一绝缘层（8）和应力缓和层（9）之间的界面与开口部（区域（a））中的导电性粘接剂6接触。 导电性粘合剂（6）具有从与金属层（7）接触的导电性粘合剂（6）的表层部的树脂的最外层突出的导电性粒子。 金属层（7）直接粘附在导电颗粒上，而不会在其间形成树脂。

公开(公告)号：WO2008104950A1

公开(公告)日：2008-09-04

申请号：PCT/IB2008/050724

申请日：2008-02-28

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  VAN TERTHOLEN, Onno ,  NIEBOER, Gerrit

Inventor： VAN TERTHOLEN, Onno ,  NIEBOER, Gerrit

IPC: H05K3/34 ,  H05K1/11

CPC classification number: H05K1/112 ,  H05K1/116 ,  H05K3/325 ,  H05K3/3421 ,  H05K3/4623 ,  H05K2201/09036 ,  H05K2201/09436 ,  H05K2201/09472 ,  H05K2201/09509 ,  H05K2201/09827 ,  H05K2201/09854 ,  H05K2201/10757 ,  H05K2203/063 ,  Y02P70/613

Abstract: In a printed circuit board, PCB (10, 30), a number of blind holes (16, 42, 44) are provided for soldering an end of a lead (20) of a component without the end of the lead extending through the PCB. Thus, a substantially flat surface is obtained. The substantially flat surface allows for good thermal contact with a heatsink and/or for miniaturization purposes. In order to allow use of common manufacturing methods the PCB according to the present invention comprises a first layer (12) and a second layer (14) arranged at a first surface (12A) of the first layer. An electrically conductive trace (18) is arranged on the first layer. The hole is arranged in the first layer, wherein the hole extends from the electrically conductive trace through the first layer, the hole being closed at the first surface of the first layer by the second layer. The hole is configured for accommodating an end of the lead and electrically connecting the lead and the trace.

Abstract translation: 在印刷电路板中，设置有多个盲孔（16,42,44）的PCB（10,30），用于焊接部件的引线（20）的端部，而没有引线延伸穿过PCB的端部 。 因此，获得基本平坦的表面。 基本平坦的表面允许与散热器良好的热接触和/或用于小型化目的。 为了允许使用通常的制造方法，根据本发明的PCB包括布置在第一层的第一表面（12A）处的第一层（12）和第二层（14）。 导电迹线（18）布置在第一层上。 孔设置在第一层中，其中孔从导电迹线延伸穿过第一层，孔在第一层的第一表面处被第二层封闭。 孔构造成容纳引线的端部并且电连接引线和迹线。

公开(公告)号：WO2007098187A2

公开(公告)日：2007-08-30

申请号：PCT/US2007/004472

申请日：2007-02-22

Applicant: EDWARDS LIFESCIENCES CORPORATION ,  CURRY, Kenneth, M.

Inventor： CURRY, Kenneth, M.

CPC classification number: H05K3/247 ,  A61B5/1486 ,  A61B2562/125 ,  A61N1/05 ,  G01N27/3271 ,  H01L2924/0002 ,  H05K1/118 ,  H05K3/28 ,  H05K3/4664 ,  H05K2201/035 ,  H05K2201/09436 ,  H05K2203/0574 ,  Y10T29/4916 ,  H01L2924/00

Abstract: A method of creating an active electrode that may include providing a flex circuit having an electrode made of a first material and providing a first mask over the flex circuit, the first mask having an offset region and an opening that exposes the electrode. The method may also include depositing a second material over the offset region and the opening, the second material being different from the first material an providing a second mask over the second material, the second mask having a opening over a portion of the second material that is over the offset region.

Abstract translation: 一种产生有源电极的方法，其可以包括提供具有由第一材料制成的电极并在柔性电路上提供第一掩模的柔性电路，第一掩模具有偏移区域和暴露电极的开口。 该方法还可以包括在偏移区域和开口上沉积第二材料，第二材料与第一材料不同，在第二材料上提供第二掩模，第二掩模在第二材料的一部分上具有开口， 在偏移区域之上。