-
公开(公告)号:KR100804412B1
公开(公告)日:2008-02-20
申请号:KR1020060118748
申请日:2006-11-29
Applicant: 전자부품연구원
IPC: H04B1/48
CPC classification number: H04B1/48 , H01P1/20 , H04B1/0057
Abstract: A front end module of a triple band terminal is provided to improve matching characteristics of an input impedance by providing an impedance matching inductor at input terminals of the second LPF(Low-Pass Filter) and an HPF(High-Pass Filter). The first LPF(410) extracts a signal of the first band from a signal received via a single antenna(400). A capacitor(C2) allows a signal of a high band frequency which has not been extracted by the first LPF(410) to pass therethrough. The second LPF(420) extracts a signal of the second band among signals which have passed through the capacitor(C2). An SAW(Surface Acoustic Wave) filter(440) extracts a signal of the second band from an output signal of the second LPF(420). An HPF(430) extracts a signal of the third band among signals which have passed through the capacitor(C2). An inductor(L3) for matching impedance is formed at a connection point to which the capacitor(C2), the second LPF(420) and the HPF(430) are connected.
Abstract translation: 提供三频带终端的前端模块,通过在第二LPF(低通滤波器)和HPF(高通滤波器)的输入端提供阻抗匹配电感器来改善输入阻抗的匹配特性。 第一LPF(410)从经由单个天线(400)接收的信号中提取第一频带的信号。 电容器(C2)允许未被第一LPF(410)提取的高频带频率的信号通过。 第二LPF(420)在通过电容器(C2)的信号中提取第二频带的信号。 SAW(表面声波)滤波器(440)从第二LPF(420)的输出信号中提取第二频带的信号。 HPF(430)在通过电容器(C2)的信号中提取第三频带的信号。 在电容器(C2),第二LPF(420)和HPF(430)连接的连接点处形成用于匹配阻抗的电感器(L3)。
-
公开(公告)号:KR100678343B1
公开(公告)日:2007-02-05
申请号:KR1020050044200
申请日:2005-05-25
Applicant: 전자부품연구원
Abstract: 본 발명에 따른 세라믹 주파수 합성기 모듈은 PLL 칩과, PLL 칩에서 출력되는 제어전압을 필터링하는 제1 내지 제3 루프필터를 구성하는 복수의 소자와, 제1 내지 제3 루프필터에서 출력되는 제어전압에 따라 발진하는 제1 내지 제3 VCO를 구성하는 복수의 제1 수동소자와, 제1 내지 제3 VCO를 선택적으로 구동시키기 위한 제1 스위치 및 제1 내지 제3 VCO의 출력신호를 상기 PLL 칩에 선택적으로 피드백시키기 위한 제 2스위치 소자를 실장하기 위한 패드가 형성된 제1 세라믹 기판과, 제1 내지 제3 VCO를 구성하는 복수의 제2 수동소자 패턴이 형성된 제2 내지 제7 세라믹 기판과, 제1 스위치와 제2 및 제3 루프필터를 연결하기 위한 연결선 패턴 및 제2 VCO와 제2 스위치 사이의 고주파 전송선로 패턴이 형성된 제8 세라믹 기판과, 제1 그라운드 패턴이 형성된 제9 세라믹 기판과, 제1 내지 제3 VCO에 직류전원을 공급하기 위한 RF 초크 패턴이 형성된 제10 세라믹 기판과, 제2 그라운드 패턴이 형성된 제11 세라믹 기판과, PLL 칩의 제어신호 전송을 위한 전송선로 패턴이 형성된 제12 세라믹 기판과, PLL 칩 및 제1 내지 제3 VCO에 전원을 공급하기 위한 전원선로 패턴이 형성된 제13 세라믹 기판과, 제3 그라운드 패턴이 형성된 제14 세라믹 기판 및 저면에 외부 단자와 연결되는 단자의 전극 패턴이 형성된 제15 세라믹 기판을 포함하여 이루어진다.
-
公开(公告)号:KR100596137B1
公开(公告)日:2006-07-05
申请号:KR1020040048617
申请日:2004-06-26
Applicant: 전자부품연구원
IPC: H05K1/16
Abstract: 본 발명은 수동 소자 내장형 인쇄회로기판 및 그의 제조 방법에 관한 것으로, 기판 상부에 수동소자용 필러(Filler)를 함유하고 있는 감광 및 열경화성 필름을 접착하는 제 1 단계와; 상기 감광 및 열경화성 필름 상부에 패턴이 형성된 마스크를 위치시키고 노광시키는 제 2 단계와; 상기 노광된 감광 및 열경화성 필름을 현상하고 경화시켜, 기판 상부에 수동소자 패턴을 형성하는 제 3 단계와; 상기 수동소자 패턴과 상기 기판 상부를 감싸도록, CCL(Copper Clad Laminate) 또는 프리프레그(Prepreg)를 라미네이션시키는 제 4 단계로 이루어진다.
따라서, 본 발명은 광식각이 가능한 필름 형태로 인쇄회로기판에 수동 소자를 내장함으로써, 수동소자의 용량을 정밀히 제어할 수 있고, 공정의 재현성을 우수하게 할 수 있으며, 해상도를 높일 수 있는 효과가 있다.
인쇄회로기판, 내장, 수동소자, 필름, 노광, 현상-
公开(公告)号:KR100519012B1
公开(公告)日:2005-10-06
申请号:KR1020010039967
申请日:2001-07-05
Applicant: 전자부품연구원
IPC: G01R27/28
Abstract: 본 발명은 내장된 소자가 비아홀을 통하여 외부의 전도성 패드에 연결되는 구조를 갖는 적층 부품의 캘리브레이션을 위한 소자와 그의 제조 방법, 및 상기 캘리브레이션용 소자를 이용한 적층 부품의 고주파 특성을 측정하기 위한 방법에 관한 것이다.
본 발명의 캘리브레이션용 소자는 측정될 내장 소자와 동일한 높이에 배치되고, 상기 내장 소자의 캘리브레이션을 위한 임피던스 패턴을 갖는 임피던스 패턴 층과, 상기 적층 부품의 비아 홀과 동일한 높이를 갖는 비아홀이 형성된 비아홀 층과, 상기 비아홀을 통하여 상기 임피던스 패턴이 전기적으로 연결되는 전도성 패드가 형성된 전도성 패드 층이 순차적으로 적층된 구조를 갖는다.
이상에서 설명한 바와 같이, 비아홀을 갖는 기판에 내장된 소자의 고주파 특성을 측정할 때, 측정소자와 유사한 구조의 캘리브레이션 측정용 소자를 제작하여 캘리브레이션을 측정한 다음, 고주파 특성 측정이 이루어짐으로써 비아홀에 의한 영향을 원천적으로 배제할 수 있으며, 보다 정확한 고주파 특성의 측정이 가능하다.-
公开(公告)号:KR100514539B1
公开(公告)日:2005-09-13
申请号:KR1020020075750
申请日:2002-12-02
Applicant: 전자부품연구원
Abstract: 본 발명은 유전율이 20 이상 50이하의 중간 유전율을 가지는 저온 동시소성 세라믹(LTCC : Low Temperature Co-fired Ceramics, 이하 LTCC라 함) 조성물과 그 제조방법에 관한 것이다.
본 발명의 중간 유전율을 가지는 저온 동시소성 세라믹 조성물의 제조방법은 ZnO, Nb
2 O
5 , TiO
2 원료 분말을 1:1:2의 몰비로 칭량한 후 볼밀링하여 밀링된 분말을 얻는 제 1단계; 상기 밀링된 분말을 하소하여 1차 하소분말을 얻는 제 2단계; 0.003~0.03의 몰로 SnO
2 분말을 칭량하여 상기 1차 하소분말에 첨가한 후 다시 하소하여 2차 하소분말을 얻는 제 3단계; 상기 2차 하소분말에 저온 소결제를 첨가하고 볼밀링하여 혼합분말을 얻는 제 4단계; 상기 혼합분말을 성형하여 성형체를 얻는 제 5단계 및 상기 성형체를 850∼950℃에서 소성하는 제 6단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 중간 유전율을 가지는 저온 동시소성 세라믹 조성물의 제조방법은 20∼60 범위의 중간 유전율을 가지는 ZnO, Nb
2 O
5 , TiO
2 및 SnO
2 와 같은 조성물을 850∼950℃에서 소성될 수 있도록 하는 저온 소결제의 종류와 최적량을 도출하고 적용함으로써 품질계수 및 공진주파수 온도계수 값이 우수한 중간 유전율을 가지는 저온 동시소성 세라믹 조성물을 제조할 수 있도록 한다.-
公开(公告)号:KR1020020058976A
公开(公告)日:2002-07-12
申请号:KR1020000087118
申请日:2000-12-30
Applicant: 전자부품연구원
IPC: H03F1/26
Abstract: PURPOSE: An amplification circuit for a low noise for use in a mobile communication terminal is provided to minimize a noise thereof and to operate the device stably. CONSTITUTION: An amplification circuit for a low noise for use in a mobile communication includes an input impedance junction circuit provided with a capacitor and an inductor and an output impedance junction circuit. The amplification circuit further includes at least one resister, connected between the input impedance circuit and the output impedance circuit, for operating with an optimum condition. The amplification circuit further includes a bias circuit portion provided with a capacitor and controls at least one resistor for the amplification circuit not to oscillate. In the amplification circuit, a number of chips are assembled into one package to thereby reduce an overall size and obtain a reliability by modulating a part or a partial function of the system board into one module. And also, if the ceramic substrate is used as a wiring substrate material, the amplification circuit has a high quality index, a good gain characteristics and a good noise index by reducing a thermal noise thereof.
Abstract translation: 目的:提供用于移动通信终端的用于低噪声的放大电路,以使其噪声最小化并稳定地操作设备。 构成:用于移动通信的用于低噪声的放大电路包括设置有电容器和电感器的输入阻抗结电路以及输出阻抗结电路。 放大电路还包括连接在输入阻抗电路和输出阻抗电路之间的至少一个电阻器,用于以最佳条件操作。 放大电路还包括设置有电容器的偏置电路部分,并且控制用于放大电路不振荡的至少一个电阻器。 在放大电路中,将多个芯片组装成一个封装,从而通过将系统板的部分或部分功能调制成一个模块来减小总体尺寸并获得可靠性。 另外,如果将陶瓷基板用作布线基板材料,则通过降低其热噪声,放大电路具有高质量指标,良好的增益特性和良好的噪声指数。
-
公开(公告)号:KR100306133B1
公开(公告)日:2001-11-01
申请号:KR1019990032856
申请日:1999-08-11
Applicant: 전자부품연구원
IPC: H01L23/48
Abstract: 본발명은개선된구조의멀티플라인그리드를갖는멀티플라인그리드어레이패키지를개시한다. 본발명은멀티플라인그리드는패키지몸체와같은크기로형성되며, 입출력노드와일대일대응하는위치에구멍이형성되며, 구멍에도전물질이충진및 도포되어단위리드를형성하여입출력노드에솔더링되는것을특징으로한다. 본발명에따르면, 일체형멀티플라인그리드를이용해입출력노드가배열된패키지몸체위에솔더링함으로써공정을단순화할수 있으며, 멀티플라인그리드의탑재정확도및 편평도를향상시켜열적특성및 전기적특성을향상시킬수 있는효과를얻을수 있다.
-
公开(公告)号:KR1019990012952A
公开(公告)日:1999-02-25
申请号:KR1019970036534
申请日:1997-07-31
Applicant: 전자부품연구원
IPC: H05K13/00
Abstract: 본 발명은 표면실장형 SAW 필터 패키지의 패키징에 이용되는 다이어태치용 치구에 있어서, 상기 다이 어태치용 치구는 표면에 일징 깊이 및 간격으로 상기 표면실장형SAW 필터 패키지를 끼울수 있도록 한쪽 끝이 막힌 형태로 형성된 홈을 갖는 몸체와, 상기 몸체를 지지하는 다리로 이루어져 있다. 또한, 본 발명은 표면실장형 SAW 필터 패키지의 패키징에 이용되는 와이어본딩용 치구에 있어서, 상기 와이어본딩용 치구는 표면에 일징 깊이 및 간격으로 상기 표면실장형 SAW 필터 패키지를 끼울수 있도록 한쪽 끝이 막힌 형태로 형성된 홈을 갖는 몸체와, 상기 홈 상에 상기 표면실장형 SAW 필터 패키지를 고정시킬 수 있는 자석으로 이루어져 있다.
-
-
-
-
-
-
-