公开(公告)号：KR1020090064932A

公开(公告)日：2009-06-22

申请号：KR1020070132317

申请日：2007-12-17

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  구진근 ,  이주욱 ,  강진영 ,  구용서

IPC: H01L27/04

CPC classification number: H01L29/7436

Abstract: An ESD(ElectroStatic Discharge) protection element is provided to form a protection circuit satisfactory for various ESD performance indexes by forming a CMOS structure in a SCR structure in order to form a new structure thereof. A drain terminal of a PMOS field effect transistor(PMOSFET)(123) is connected to an anode terminal formed on a semiconductor substrate. A source terminal(122) of a first NMOS field effect transistor(NMOSFET)(113) is connected to a cathode terminal(101) formed on the semiconductor substrate. A plurality of RC networks are connected to a gate terminal of the PMOSFET and a gate terminal of the NMOSFET, respectively in order to apply biases. A source terminal of the PMOSFET is connected with a drain terminal through a metal.

Abstract translation: 提供ESD（静电放电）保护元件，通过在SCR结构中形成CMOS结构以形成新的结构，形成满足各种ESD性能指标的保护电路。 PMOS场效应晶体管（PMOSFET）（123）的漏极端子连接到形成在半导体衬底上的阳极端子。 第一NMOS场效应晶体管（NMOSFET）（113）的源极端子（122）连接到形成在半导体衬底上的阴极端子（101）。 多个RC网络分别连接到PMOSFET的栅极端子和NMOSFET的栅极端子以施加偏压。 PMOSFET的源极端子通过金属与漏极端子连接。

公开(公告)号：KR100744464B1

公开(公告)日：2007-08-01

申请号：KR1020050028368

申请日：2005-04-06

Applicant: 한국전자통신연구원

Inventor： 배현철 ,  서동우 ,  강진영

IPC: H01L27/04 ,  H01L27/02

Abstract: 본 발명은 집적형 인덕터 및 그 제조방법에 관한 것으로, 기판, 산화막 및 활성층이 적층되어 형성되는 SOI 웨이퍼; 상기 SOI 웨이퍼 상의 소정영역에 형성되는 제1 금속배선; 상기 제1 금속배선과 전기적으로 연결되도록 상기 제1 금속배선의 상부에 형성되는 제2 금속배선; 및 상기 제1 및 제2 금속배선이 일정간격으로 이격되도록 상기 제1 금속 배선과 상기 제2 금속 배선 사이에 형성되며, 상기 제1 및 상기 제2 금속 배선의 전기적 연결을 위해 마련된 제1 비아홀을 포함하는 제1 층간절연막을 포함함으로써, 충실도(Quality factor; Q)를 향상시키고, 최대 충실도(Q)가 발생하는 주파수를 임의의 대역으로 조정할 수 있을 뿐만 아니라 기판으로의 누설전류를 방지하고 인덕터 내부의 발열을 억제할 수 있는 효과가 있다.
집적형 인덕터, SOI, 제1 및 2 금속배선, 층간절연막, 인덕턴스, 캐패시턴스, 충실도, 비아 홀

公开(公告)号：KR100741682B1

公开(公告)日：2007-07-23

申请号：KR1020040100826

申请日：2004-12-03

Applicant: 한국전자통신연구원

Inventor： 배현철 ,  이승윤 ,  김상훈 ,  강진영

IPC: H01L27/06

CPC classification number: H01L21/8249

Abstract: 본 발명은 실리콘 게르마늄(SiGe) 바이시모스(Bipolar CMOS; BiCMOS) 소자의 제조 방법을 개시한다. 니켈 실리사이드 공정을 적용함으로써 이종접합 바이폴라 트랜지스터(HBT)의 고주파 특성이 향상되고, CMOS 소자의 선폭 감소에 따른 급격한 접촉저항의 증가가 방지되어 고주파 및 아날로그 특성이 우수한 이종접합 바이폴라 트랜지스터(HBT)를 CMOS 소자와 같이 집적할 수 있으며, 소오스 및 드레인이 니켈(Ni) 실리사이드층을 통해 외부의 배선과 연결되기 때문에 접촉저항이 감소되어 저전압 및 저전력의 동작이 가능해지고, 저전압의 아날로그 회로 동작에서 넓은 동작영역을 확보할 수 있다.
BiCMOS, HBT, CMOS, 니켈, 실리사이드, 에피층, 접촉저항

公开(公告)号：KR100617294B1

公开(公告)日：2006-08-30

申请号：KR1020030083618

申请日：2003-11-24

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  기현철 ,  강진영 ,  심규환 ,  조경익

IPC: H03G3/02

CPC classification number: H03F3/08 ,  H03F1/34 ,  H03F3/3432 ,  H03F3/50 ,  H03G3/3084

Abstract: 본원은 별도의 이득 제어 신호 생성 회로부의 구비없이 다이나믹 레인지를 용이하게 조절할 수 있는 귀환 증폭기를 개시한다. 개시된 본 발명의 귀환 증폭기는, 입력 전류로부터 입력 전압이 검출되는 입력 단자, 출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부, 및 상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함한다. 이때, 상기 귀환 증폭부는, 상기 입출력 단자 사이에 설치되는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부; 및 상기 귀환 회로부의 귀환 트랜지스터에 소정의 바이어스 전압을 공급하며 상기 귀환 증폭부내에 머지된 바이어스 회로부를 포함한다.
귀환 증폭기, AGC(Automatic Gain Control), 광수신기, 바이어스 회로부

公开(公告)号：KR1020060065468A

公开(公告)日：2006-06-14

申请号：KR1020050070624

申请日：2005-08-02

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  조민형 ,  권종기 ,  강진영

IPC: H02M1/14

CPC classification number: G05F3/205 ,  G05F3/262 ,  G11C5/146 ,  G11C11/4074

Abstract: 본 발명의 목적은 두 개의 피드백 루프를 적용한 회로를 구현하여, 낮은 전압에서도 동작이 가능한 구조를 가지며, 전원 노이즈를 억제하기 위하여 높은 PSRR(Power Supply Rejection Ratio) 특성을 가지도록 하였으며, 더불어 기존의 일반적인 기준 전압 발생기에서 나타나는 전압-전류 변환기가 필요하지 않은 구조를 갖는 낮은 기준 전류발생기를 제공하는 것이다.
본 발명은 소정의 전류를 전달받아 제 1 전압을 발생하되 상기 제 1 전압은 온도에 대응하여 전압레벨이 감소하는 제 1 전압발생부, 제 2 전압을 발생하되 상기 제 2 전압은 온도에 대응하여 전압레벨이 높아지는 제 2 전압발생부, 상기 제 1 전압에 대응한 제 1 전류를 발생하는 제 1 전류 발생부, 상기 제 2 전압에 대응한 제 2 전류를 발생하는 제 2 전류 발생부 및 상기 제 1 및 제 2 전류를 전달받아 상기 제 1 및 제 2 전류가 합산된 기준전류를 생성하는 기준전류 발생부를 포함하는 기준전류 발생기를 제공하는 것이다.

公开(公告)号：KR1020060058573A

公开(公告)日：2006-05-30

申请号：KR1020040097659

申请日：2004-11-25

Applicant: 한국전자통신연구원

Inventor： 송영주 ,  민봉기 ,  강진영

IPC: H01L27/146

CPC classification number: H01L27/14603 ,  H01L27/14601

Abstract: 본 발명은 핀드 포토다이오드와 트랜스퍼 트랜지스터를 포함하는 시모스 이미지센서에 관한 것으로, 기판 상에 형성되며 게이트 절연막에 의해 상기 기판과 절연되는 게이트 전극, 상기 게이트 전극 일측부의 상기 기판에 형성된 제 1 플로팅 영역, 상기 게이트 전극 다른 일측부의 상기 기판에 형성된 포토다이오드용 제 1 불순물영역, 상기 포토다이오드용 제 1 불순물영역과 상기 게이트 전극 사이의 상기 기판에 형성된 제 2 플로팅 영역, 상기 포토다이오드용 제 1 불순물영역과 상기 제 2 플로팅 영역을 포함하는 상기 기판의 표면부에 형성된 포토다이오드용 제 2 불순물영역을 포함한다.
시모스 이미지센서, 핀드 포토다이오드, 플로팅영역, 전하전달효율

公开(公告)号：KR1020050065891A

公开(公告)日：2005-06-30

申请号：KR1020030097051

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  이승윤 ,  조경익

IPC: H01L27/092 ,  H01L21/8228 ,  H01L27/12

CPC classification number: H01L29/66242 ,  H01L21/84 ,  H01L27/1203

Abstract: 본 발명은 SOI 기판 위에 구현된 NMOS 소자, PMOS 소자 및 SiGe BiCMOS 소자 및 그 제조 방법으로써, Si 기반의 초고속 소자를 제조함에 있어, SOI 기판상에 SiGe HBT와 CMOS를 탑재하되, 콜렉터는 베이스의 측방에 배치한 HBT를 탑재하고, 특히 CMOS에서 소오스/드레인을 SiGe 및 금속등을 사용함으로써 누설전류를 방지하여 저전력화 하고, 칩내부의 발열을 억제하며, 저전압에서 넓은 회로동작영역의 확보를 가능하게 함을 특징으로 한다.

公开(公告)号：KR1020050065890A

公开(公告)日：2005-06-30

申请号：KR1020030097050

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 송영주 ,  심규환 ,  강진영

IPC: H01L21/28

Abstract: 본 발명은 실리콘 또는 응력이 인가된 실리콘(strained-Si)에 채널이 형성되는 소자, SOI(Silicon-On-Insulator) 기판을 기반으로 하는 금속-절연막-반도체 전계효과 트랜지스터(MOSFET)와 같은 반도체 소자의 게이트 절연막으로 이용되는 옥시나이트라이드(oxynitride)막 형성 방법에 관한 것으로, 산소 및 질소 원소를 포함하는 가스나 이들의 혼합 가스를 반응로 내부로 공급하는 과정에서 자외선(ultraviolet; UV)을 조사하여 가스의 분자 구조를 분해 및 변형시키고, 분해 및 변형된 가스 및 래디칼 분위기에서 실리콘 기판 상에 고품질의 옥시나이트라이드막이 성장되도록 한다.

公开(公告)号：KR100460201B1

公开(公告)日：2004-12-08

申请号：KR1020020018878

申请日：2002-04-08

Applicant: 한국전자통신연구원

Inventor： 임정욱 ,  송영주 ,  심규환 ,  강진영

IPC: H01L29/737

Abstract: PURPOSE: A method for forming a substrate for manufacturing an SiGe/Si HFET(Hetero-junction Field Effect Transistor) and the substrate thereof are provided to be capable of obtaining a thin buffer layer having good device characteristics by carrying out an in-situ heat treatment. CONSTITUTION: After forming the first silicon germanium layer(12) having an inhomogeneous germanium constitution on a silicon epitaxial layer(10), a heat treatment is carried out at the resultant structure by in-situ. Then, the second silicon germanium layer(14) having a homogeneous germanium, is formed on the resultant structure. A silicon cap layer(16) is formed on the second silicon germanium layer. At the time, the first and second silicon germanium layer are used as a buffer layer.

Abstract translation: 目的：提供一种形成用于制造SiGe / Si HFET（异质结场效应晶体管）的衬底及其衬底的方法，其能够通过执行原位热获得具有良好器件特性的薄缓冲层 治疗。 构成：在硅外延层（10）上形成具有不均匀锗组成的第一硅锗层（12）之后，通过原位在所得结构上进行热处理。 然后，在所得结构上形成具有均匀锗的第二硅锗层（14）。 硅盖层（16）形成在第二硅锗层上。 此时，第一和第二硅锗层被用作缓冲层。

公开(公告)号：KR1020040042447A

公开(公告)日：2004-05-20

申请号：KR1020020070748

申请日：2002-11-14

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  현석봉 ,  서동우 ,  강진영

IPC: H01F17/00

CPC classification number: H01L28/10 ,  H01F17/0006 ,  H01L27/08

Abstract: PURPOSE: An inductor and a unit inductor arrangement method are provided to achieve improved inductance value and quality factor at the desired frequency band, while reducing costs. CONSTITUTION: An inductor comprises a first unit inductor(350) of having a spiral shape; a second unit inductor(340) having an end connected to an end of the first unit inductor and the other end connected to a first external terminal, wherein the second unit inductor is disposed into a spiral shape along the peripheral part of the first unit inductor; and a third unit inductor(330) having an end connected to the other end of the first unit inductor and the other end connected to a second external terminal, wherein the third unit inductor is disposed into a spiral shape along the peripheral part of the second unit inductor.

Abstract translation: 目的：提供电感器和单元电感器布置方法，以在所需频带上实现改进的电感值和品质因数，同时降低成本。 构成：电感器包括具有螺旋形状的第一单元电感器（350）; 第二单元电感器（340），其端部连接到第一单元电感器的端部，另一端连接到第一外部端子，其中第二单元电感器沿着第一单元电感器的周边部分设置成螺旋形状 ; 和第三单元电感器（330），其端部连接到第一单元电感器的另一端，另一端连接到第二外部端子，其中第三单元电感器沿着第二单元电感器的周边部分设置成螺旋形状 单位电感。