-
公开(公告)号：KR100779078B1
公开(公告)日：2007-11-27
申请号：KR1020060018509
申请日：2006-02-25
Applicant: 한국전자통신연구원
IPC: H01L33/22
CPC classification number: H01L33/44 , H01L33/10 , H01L33/20 , H01L33/22 , H01L33/34 , H01L33/38 , H01L2933/0091
Abstract: 본 발명의 실리콘 발광 소자는 하부에 하부 전극층이 형성된 기판과, 상기 기판 상에 형성되고 발광층에 캐리어를 공급하는 하부 도핑층과, 상기 하부 도핑층 상에 형성되고, 실리콘 반도체층에 실리콘 양자점이나 나노점을 갖고 발광 특성을 나타내는 발광층과, 상기 발광층 상에 형성되고 상기 발광층에 캐리어를 공급하는 상부 도핑층과, 상기 상부 도핑층 상에 형성된 상부 전극층을 포함한다. 더하여, 본 발명의 실리콘 발광 소자는 상기 상부 전극층 상에 형성된 전도성 또는 비전도성의 투명 비정질막의 표면 패턴이나, 상기 상부 전극층 및 상부 도핑층을 패터닝하여 마련된 상부 전극 패턴 및 상부 도핑 패턴이나, 상기 표면 패턴, 상부 전극 패턴 및 상부 도핑 패턴을 표면 구조물로 이용하여 기하광학적으로 상기 발광층으로부터 방출되는 빛의 방출 효율을 향상시킨다.
-
公开(公告)号：KR1020070060970A
公开(公告)日：2007-06-13
申请号：KR1020060018509
申请日：2006-02-25
Applicant: 한국전자통신연구원
IPC: H01L33/22
CPC classification number: H01L33/44 , H01L33/10 , H01L33/20 , H01L33/22 , H01L33/34 , H01L33/38 , H01L2933/0091
Abstract: A silicon-based light emitting diode for enhancing light extraction efficiency and its fabrication method are provided to reduce a manufacturing cost by using a silicon semiconductor as a base instead of a chemical compound semiconductor. A lower electrode layer(102) is formed on a lower surface of a substrate(100). A lower doping layer(104) is formed on the substrate to supply carriers to an emission layer(106). The emission layer is formed on the lower doping layer and includes a silicon quantum dot or a nano dot formed on a silicon semiconductor layer. An upper doping layer(108) is formed on the emission layer to supply the carriers to the emission layer. An upper electrode layer(110) is formed on the upper doping layer. A surface pattern(112a) is formed on the upper electrode layer.
Abstract translation: 提供了一种用于提高光提取效率的硅基发光二极管及其制造方法，以通过使用硅半导体作为基底而不是化学化合物半导体来降低制造成本。 在基板（100）的下表面上形成下电极层（102）。 在衬底上形成下掺杂层（104），以将载流子提供给发射层（106）。 发射层形成在下掺杂层上，并且包括形成在硅半导体层上的硅量子点或纳米点。 在发射层上形成上掺杂层（108），以将载流子提供给发射层。 在上掺杂层上形成上电极层（110）。 表面图案（112a）形成在上电极层上。
-
公开(公告)号：KR1020060070717A
公开(公告)日：2006-06-26
申请号：KR1020040109297
申请日：2004-12-21
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/7839 , G11C11/56 , H01L29/0891
Abstract: 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터(SB-MOSFET)의 양극 전도성을 이용한 소자 및 소자 동작 방법을 제시한다. 본 발명에 따르면, 실리콘 채널 영역, 채널 영역 양단에 접촉하게 금속층을 포함하여 형성된 소스 및 드레인, 및 채널 영역 상에 게이트 유전층을 계면에 수반하여 중첩되는 게이트를 포함하는 SB-MOSFET 구조에서, 게이트에 양(+), 0 또는 음(-)의 게이트 전압이 선택적으로 인가하여 소자를 동작시킴으로써, 정공 전류 및 전자 전류의 두 가지 드레인 전류 상태와 전류가 흐르지 않는 전류 상태의 세 가지 상태를 하나의 SB-MOSFET에 구현할 수 있다. 이에 따라, 이러한 SB-MOSFET를 다단 메모리(multi-bit memory) 소자 또는/ 및 다단 논리 소자 등과 같은 소자로서 이용할 수 있다.
SBTT, 쇼키 장벽, 정공 전류, 전자 전류, 금속실리사이드-
公开(公告)号：KR100592740B1
公开(公告)日：2006-06-26
申请号：KR1020040100828
申请日：2004-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/335
CPC classification number: H01L29/7613 , B82Y10/00 , H01L29/872
Abstract: 본 발명은 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 종래의 불순물을 주입하여 소오스 및 드래인 영역을 구성하고 인위적인 양자점을 채널 영역에 형성하는 방식을 이용한 단전자 트랜지스터(Single Electron Transistor; SET) 제작방법 대신에 소오스 및 드래인을 실리콘과 금속의 반응 물질인 실리사이드로 대체하여 금속-반도체간에 형성되는 쇼트키 장벽을 이용하여 제작함으로써, 단전자 트랜지스터(SET)를 위한 양자점(quantum dot)을 형성하기 위하여 종래 기술의 PADOX 공정을 진행할 필요가 없으며, 다양한 쇼트키 접합의 높이를 가지는 실리사이드 물질을 이용하여 터널링 장벽의 높이 및 폭을 인위적으로 조절할 수 있을 뿐만 아니라 단전자 트랜지스터(SET)의 전류 구동능력을 더욱 향상시킬 수 있는 효과가 있다.
단전자 트랜지스터, 전계효과 트랜지스터, 쇼트키 장벽, SOI 기판, 실리사이드-
公开(公告)号：KR1020050033179A
公开(公告)日：2005-04-12
申请号：KR1020030069142
申请日：2003-10-06
Applicant: 한국전자통신연구원
IPC: H01L29/812
Abstract: A SB-MOSFET(Schottky Barrier Metal-Oxide-Semiconductor Field Effect Transistor) and a fabricating method thereof are provided to remove the short channel effect and to use easily a high permittivity gate oxide film and a metal gate electrode by forming a metal silicide prior to the formation of a gate dielectric. A channel region(112) formed on a silicon substrate(100) is constituted with a source-drain region(110) composed of a metal silicide and a silicon layer between the source-drain regions. The channel region is exposed by a first contact hole(113) of a first interlayer dielectric(114). A gate dielectric film(118) is formed on the channel region within the first contact hole. The first contact hole on the gate dielectric film is buried with a T-shaped gate electrode(120) formed also on the first interlayer dielectric film. A second interlayer dielectric(122) has the T-shaped gate electrode and a second contact hole(124) exposing the source-drain regions. A metal wiring layer(126) is formed by burying the second contact hole.
Abstract translation: 提供了一种SB-MOSFET（肖特基势垒金属氧化物半导体场效应晶体管）及其制造方法以消除短沟道效应，并且通过先前形成金属硅化物容易地使用高介电常数的栅极氧化物膜和金属栅电极 以形成栅极电介质。 形成在硅衬底（100）上的沟道区（112）由源极 - 漏极区之间的由金属硅化物和硅层组成的源极 - 漏极区（110）构成。 沟道区域被第一层间电介质（114）的第一接触孔（113）暴露。 栅电介质膜（118）形成在第一接触孔内的沟道区上。 栅电介质膜上的第一接触孔用也形成在第一层间电介质膜上的T形栅电极（120）掩埋。 第二层间电介质（122）具有T形栅电极和暴露源 - 漏区的第二接触孔（124）。 通过埋入第二接触孔形成金属布线层（126）。
-
Patent Agency Ranking
公开(公告)号：KR100397371B1
公开(公告)日：2003-09-13
申请号：KR1020010069489
申请日：2001-11-08
Applicant: 한국전자통신연구원
IPC: H01S5/183
CPC classification number: B82Y20/00 , H01S5/18311 , H01S5/18341 , H01S5/18344 , H01S5/34306 , H01S5/34313 , H01S5/3434
Abstract: A long-wavelength VCSEL is provided. The laser includes a first conductive semiconductor substrate, lower mirror layers that are formed on the semiconductor substrate and are proper to the Bregg-reflection, an active layer formed on the lower mirror layer, a current passage layer that is formed on the active layer as a path through which an electric current flows into the active layer, current blocking layers that are formed on the active layer to encompass the current passage layer and limit the path through which an electric current flows into the active layer, an intra-cavity contact layer formed on a portion of the current passage layer and the current blocking layer, upper mirror layers that are formed on a portion of the intra-cavity contact layer and are proper to the Bragg-reflection, a first electrode formed on the exposed surface of the intra-cavity contact layer and the upper mirror layers, and a second electrode formed on a predetermined surface of the semiconductor substrate
Abstract translation: 提供长波长VCSEL。 该激光器包括第一导电半导体衬底，形成在半导体衬底上并且适合于Bregg反射的下镜层，形成在下镜像层上的有源层，形成在有源层上的电流通过层， 电流流入有源层的路径，形成在有源层上以包围电流通过层并限制电流流入有源层的路径的电流阻挡层，腔内接触层 形成在所述电流通过层和所述电流阻挡层的一部分上的第一电极，形成在所述腔内接触层的一部分上且适于布拉格反射的上镜层，形成在所述第一电极的暴露表面上的第一电极 腔内接触层和上镜层，以及形成在半导体衬底的预定表面上的第二电极
-
公开(公告)号：KR1020030062110A
公开(公告)日：2003-07-23
申请号：KR1020020002534
申请日：2002-01-16
Applicant: 한국전자통신연구원
IPC: H01S5/183
Abstract: PURPOSE: A multi-channel long wavelength VCSEL array and a fabricating method thereof are provided to form constantly an interval of a laser oscillation wavelength by controlling a resonant interval. CONSTITUTION: A multi-channel long wavelength VCSEL array includes a semiconductor substrate(10), a bottom mirror(20), an active region(30), a current limit layer(40), a superlattice control layer(50), and a top mirror(60). The bottom mirror is formed on the semiconductor substrate. The active region is formed on the bottom mirror. The current limit layer is formed on the active region in order to limit efficiently the current and enhance the efficiency of the heat transfer. The superlattice control layer is formed on the current limit layer in order to control an interval of laser oscillation wavelength. The top mirror is formed on the superlattice control layer.
Abstract translation: 目的：提供多通道长波长VCSEL阵列及其制造方法，以通过控制谐振间隔来恒定地形成激光振荡波长的间隔。 构成：多通道长波长VCSEL阵列包括半导体衬底（10），底镜（20），有源区（30），限流层（40），超晶格控制层（50）和 顶镜（60）。 底镜形成在半导体衬底上。 有源区形成在底镜上。 在有源区上形成电流限制层，以有效地限制电流并提高传热的效率。 为了控制激光振荡波长的间隔，在电流限制层上形成超晶格控制层。 上镜子形成在超晶格控制层上。
-
公开(公告)号：KR1020030062073A
公开(公告)日：2003-07-23
申请号：KR1020020002494
申请日：2002-01-16
Applicant: 한국전자통신연구원
IPC: H01S5/18
CPC classification number: H01S5/18308 , H01L33/145 , H01S5/02461 , H01S5/0421 , H01S5/18341 , H01S5/18369 , H01S5/2063
Abstract: PURPOSE: A method for fabricating a long wavelength VCSEL(Vertical-Cavity Surface-Emitting Laser) is provided to reduce a current implantation diameter by implanting heavy ions and regrowing a crystal. CONSTITUTION: A lower dispersion Bragg reflection mirror(10), a laser active medium(11), and a heat spreading layer(12) are sequentially grown by considering the thickness of a resonator. A photoresist mask is formed on the heat spreading layer. A current confining layer(13) is formed by implanting ions into an exposed portion of the heat spreading layer. The photoresist mask is removed. An Inp layer(14) and a current spreading layer(15) are formed regrown on the heat spreading layer. An electrode(16) is formed on the current spreading layer. An upper dispersion Bragg reflection mirror(17) is formed thereon. An Au reflective mirror(18) is formed on the upper dispersion Bragg reflection mirror.
Abstract translation: 目的：提供一种用于制造长波长VCSEL（垂直腔表面发射激光器）的方法，以通过注入重离子并重新生长晶体来减小电流注入直径。 构成：通过考虑谐振器的厚度，顺序地生长较低色散的布拉格反射镜（10），激光活性介质（11）和散热层（12）。 在散热层上形成光刻胶掩模。 通过将离子注入到散热层的暴露部分中形成电流限制层（13）。 去除光致抗蚀剂掩模。 在热扩散层上重新形成Inp层（14）和电流扩展层（15）。 在电流扩散层上形成电极（16）。 在其上形成上色散布拉格反射镜（17）。 在上分散布拉格反射镜上形成Au反射镜（18）。
-
公开(公告)号：KR100319777B1
公开(公告)日：2002-01-05
申请号：KR1019990052644
申请日：1999-11-25
Applicant: 한국전자통신연구원
IPC: H01S5/30
Abstract: 장거리광통신분야에서효과적인다채널장파장광원으로주목받고있는표면방출형레이저소자를제작함에있어서중간공정단계인전류유도구경(current confinement aperture) 형성을위하여습식식각법을사용하는기술이제안되어있다. 전류유도구경이란소자의효율을높이고작동전압을낮추기위해서전류가흐르는매질에전류차단막을형성하여불필요한전류누설을방지하는구조로서종래에사용하던산화막구경이나이온주입막을대체할수 있는기술이다. 이방법은현재표준공정이거의정착된표면방출레이저구조의제작공정뿐아니라누설전류차단기능을필요로하는관련화합물반도체소자제작공정상에서유용한응용방법이고, 산화에소요되는시간이매우많으며이온주입법은고가임을감안하면, 본발명의습식식각을이용한유도구경형성법은시간적, 경제적절감을가져올수 있다.
-
公开(公告)号：KR100317988B1
公开(公告)日：2001-12-24
申请号：KR1019990059434
申请日：1999-12-20
Applicant: 한국전자통신연구원
IPC: H01L31/18
CPC classification number: H01L27/1443 , H01L27/1462 , H01L27/14625 , H01L31/0232 , Y10S438/942
Abstract: 본발명은다채널어레이광소자의제조방법에관한것으로, 특히다채널수동필터어레이및 다채널표면방출레이저어레이등을포함하는다채널어레이광소자를제조함에있어서, 다단계의이진마스크및 선택적인산화공정을실시하여파장조절및 거울층형성을동시에이룸으로서균일한파장간격과정밀한파장을얻도록한 다채널어레이광소자의제조방법에관한것이다. 상기한목적을달성하기위하여본 발명은, 반도체기판위에다수의반도체거울층을형성하는공정과, 상기다수의반도체거울층위에산화방지막을형성하는공정과, 상기산화방지막이형성된다수의반도체거울층중파장을조절할반도체거울층이노출되도록이진마스크를이용하여해당산화방지막을선택적으로제거하는공정과, 상기산화방지막의선택적인제거에의해노출된반도체거울층을산화시키는공정을포함하여이루어진것을특징으로한다.
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.021 seconds)
