-
公开(公告)号：KR100647907B1
公开(公告)日：2006-11-23
申请号：KR1020050088523
申请日：2005-09-23
Applicant: 한국전자통신연구원
IPC: H04L12/24 , H04L12/771
Abstract: A forwarding information management method and a router system using the method are provided to enable the distributive router system to regularly manage control information required for packet forwarding as ensuring seamless packet forwarding, thus QoS(Quality of Service) is continuously maintained while reliability of the router system is improved. State management flags having the first or second bit value are set in each entry of a table where information for packet forwarding is stored(401). State conversion of a routing processor is confirmed(402). If the routing processor is converted into an abnormal state from a normal state, the state management flags of all of the entries within the table are changed into the first bit value indicative of existing entries(403,404). If the routing processor is converted into the normal state from the abnormal state, the information for packet forwarding is received from the routing processor to update table information according to the received information, and the state management flags of the updated entries are changed into the second bit value indicative of new entries(404-405).
Abstract translation: 提供了使用该方法的转发信息管理方法和路由器系统，以使分布式路由器系统能够定期管理分组转发所需的控制信息，从而确保无缝分组转发，因此QoS（服务质量）持续保持，同时路由器的可靠性 系统得到改进。 具有第一或第二位值的状态管理标志被设置在存储分组转发信息的表格的每个条目中（401）。 确认路由处理器的状态转换（402）。 如果路由处理器从正常状态转换为异常状态，则表中所有条目的状态管理标志被改变为指示现有条目的第一位值（403,404）。 如果路由处理器从异常状态转换到正常状态，则从路由处理器接收用于分组转发的信息以根据接收到的信息更新表信息，并且更新的条目的状态管理标志被改变为第二 表示新条目的位值（404-405）。
-
公开(公告)号：KR100644812B1
公开(公告)日：2006-11-15
申请号：KR1020050118990
申请日：2005-12-07
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: An RF electronic device and its manufacturing method are provided to obtain a uniform and precise T shaped gate electrode and to prevent the short of the T shaped gate electrode by using a T shaped insulating gate pattern. An etch stop layer(307) and an ohmic layer(308) are formed on a substrate(301). An insulating layer is formed on the ohmic layer. An insulating gate pattern is formed on the resultant structure by patterning selectively the insulating layer. A spacer is formed on the insulating gate pattern. A gate recess is formed on the etch stop layer and the ohmic layer by etching partially the etch stop layer and the ohmic layer. A first metal film is formed on the resultant structure. A photoresist pattern is formed on the first metal film. A second metal film is then formed on the photoresist pattern. The first metal film is eliminated from the resultant structure by using the second metal film as a mask.
Abstract translation: 提供一种RF电子器件及其制造方法，以获得均匀且精确的T形栅极电极，并通过使用T形绝缘栅极图案来防止T形栅极电极短路。 蚀刻停止层（307）和欧姆层（308）形成在衬底（301）上。 在欧姆层上形成绝缘层。 通过选择性地构图绝缘层来在所得结构上形成绝缘栅极图案。 隔离物形成在绝缘栅极图案上。 通过部分蚀刻蚀刻停止层和欧姆层，在蚀刻停止层和欧姆层上形成栅极凹部。 在所得结构上形成第一金属膜。 在第一金属膜上形成光致抗蚀剂图案。 然后在光致抗蚀剂图案上形成第二金属膜。 通过使用第二金属膜作为掩模从所得结构中消除第一金属膜。
-
公开(公告)号：KR100641655B1
公开(公告)日：2006-11-03
申请号：KR1020050051062
申请日：2005-06-14
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 부하 분산 시스템 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 부하 분산을 위해 패킷 처리 및 세션 관리 기능을 제공하는 두개의 전용칩으로 구현되며, 상기 전용칩의 성능을 최대한 활용하기 위해 패킷 처리 및 세션 관리 기능도 내부에서 부하 분산을 통하여 수행함으로써, 패킷 처리를 고속화하여 시스템의 전체적인 성능을 향상시키며, 부가적으로 새로운 세션이 생성됨에 따라 고가용성 패킷을 생성함으로써, 제어 패킷의 교환 없이 고가용성을 제공할 수 있도록 하기 위한, 부하 분산 시스템 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 부하 분산 시스템에 있어서, 내/외부 네트워크로부터 네트워크 접속수단을 통하여 입력되는 패킷의 방화벽/서버로의 분산을 담당하며, 상기 방화벽/서버로부터 유입된 패킷을 상기 네트워크 접속수단으로 전달하기 위한 방화벽/서버 접속수단; 상기 방화벽/서버 접속수단으로부터 전달받은 패킷의 상기 내/외부 네트워크로의 분산을 담당하며, 상기 내/외부 네트워크로부터 유입된 패킷을 상기 방화벽/서버 접속수단으로 전달하기 위한 상기 네트워크 접속수단; 및 상기 방화벽/서버 접속수단 및 상기 네트워크 접속수단 간의 부하 분산 과정을 제어하기 위한 호스트 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 부하 분산 시스템 등에 이용됨.
부하 분산, 방화벽, 패킷 처리, 세션 생성 및 관리, 부하 분산 시스템-
公开(公告)号：KR100641055B1
公开(公告)日：2006-11-02
申请号：KR1020050121441
申请日：2005-12-12
Applicant: 한국전자통신연구원
IPC: H01L29/73
Abstract: A compound semiconductor bipolar transistor and a fabrication method are provided to improve safety of a device and to reduce a whole are of layout. A compound semiconductor bipolar transistor device includes a sub collector layer(111), a collector layer(112), a base layer(113), an emitter layer(114), and an emitter cap layer(115) that are sequentially filed on a half insulation substrate(100). A collector electrode(123) is located on the sub collector layer, a base electrode(122) is located on the base layer, and an emitter electrode(121) is located on the emitter cap layer. An insulation layer(130) exposes the emitter electrode, the base electrode, and the collector electrode, and covers the transistor. A metal interconnection(150) connects the emitter electrode, the base electrode, and the collector electrode. A capacitor(160) comprises the sub collector layer, a sub electrode located on the other sub collector of the other region, the insulation layer, and a portion of the metal interconnection. A resistance is located on the insulation layer.
Abstract translation: 提供了一种化合物半导体双极晶体管及其制造方法，以提高器件的安全性并减少整体布局。 化合物半导体双极型晶体管器件包括依次堆积在集电极层（111），集电极层（112），基极层（113），发射极层（114）和发射极覆盖层（115） 半绝缘基板（100）。 集电极（123）位于子集电极层上，基极（122）位于基极层上，发射极（121）位于发射极盖层上。 绝缘层（130）暴露发射极电极，基极电极和集电极电极，并覆盖晶体管。 金属互连（150）连接发射极电极，基极电极和集电极电极。 电容器（160）包括副集电极层，位于另一区域的另一副集电极上的副电极，绝缘层以及金属互连的一部分。 电阻位于绝缘层上。
-
公开(公告)号：KR100636597B1
公开(公告)日：2006-10-23
申请号：KR1020050119004
申请日：2005-12-07
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/027
-
Patent Agency Ranking
公开(公告)号：KR100636595B1
公开(公告)日：2006-10-23
申请号：KR1020040090673
申请日：2004-11-09
Applicant: 한국전자통신연구원
IPC: H01L29/737
CPC classification number: H01L29/66318 , H01L29/7371
Abstract: 본 발명은 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 서브 컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계와, 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함함으로써, 메사형태의 에미터와 베이스 전극간의 간격을 최소화하고 재현성 있게 제어할 수 있으며, 고주파 특성이 우수한 자기정렬 소자를 구현할 수 있는 효과가 있다.
이종접합 바이폴라 트랜지스터, 자기정렬, 결정이방성, 메사식각, 에미터 전극, 베이스 전극-
公开(公告)号：KR100636375B1
公开(公告)日：2006-10-19
申请号：KR1020050041784
申请日：2005-05-18
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 호 수락 제어 이벤트 발생 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 프리미엄 멀티미디어 데이터에 대한 네트워크 엘리먼트(망 장치)의 호 수락 제어를 통하여 인증된 데이터만 전송하고, 호 수락 제어시 자원부족으로 인한 호 수락거절에 대한 이벤트를 송신지 단말로 전송함으로써, 단말에서 이벤트에 따라 호 해제를 통하여 자원 부족에 대한 처리를 할 수 있도록 하기 위한, 호 수락 제어 이벤트 발생 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 호 수락 제어 이벤트 발생 장치에 있어서, 사용자로부터 프리미엄 멀티미디어 데이터 전송 처리 요구를 전달받기 위한 입력처리수단; 상기 프리미엄 멀티미디어 데이터 전송 처리 요구에 따라 기존 또는 신규 플로우별로 자원을 갱신하기 위한 플로우별 자원갱신수단; 상기 플로우별 자원갱신수단에서 갱신된 자원량(자원 여유량)과 자신이 전송할 수 있는 전송량(자원 요구량)과의 비교를 통하여 호 수락 제어하기 위한 호 수락제어 처리수단; 상기 호 수락 제어 중 오류 발생시 멀티미디어 단말에 이벤트를 전송하여 상기 멀티미디어 단말로부터 호 해제 처리하도록 하기 위한 이벤트 처리수단; 및 정상적인 호 로그, 이벤트 정상 로그 및 이벤트 오류 로그 처리를 위한 로그처리수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 프리미엄 멀티미디어 서비스 등에 이용됨.
호 수락 제어, 오류, 이벤트, 호 처리, 자원, 호 해제-
公开(公告)号：KR1020060071067A
公开(公告)日：2006-06-26
申请号：KR1020050018443
申请日：2005-03-05
Applicant: 한국전자통신연구원
Abstract: 본 발명은 휴대인터넷(WiBro) 망과 IMS(IP Multimedia Core Network Subsystem)의 연동 방법에 관한 것으로, 보다 상세하게는 방송과 통신의 융합 환경에서 휴대인터넷 망과 광대역 통합망의 핵심요소로 적용 가능한 IMS의 연동을 위한 방법이다.
본 명세서에서 개시하는 연동 방법은 (a)PSS로부터의 휴대인터넷 서비스 제공 요청에 의해 휴대인터넷 망과 IMS의 링크가 설정되는 단계; 및 (b)상기 요청된 휴대인터넷 서비스를 통하여 사용자가 이용하고자하는 서비스가 상기 링크를 통하여 제공될 수 있는 지 여부가 판별된 후, 상기 이용 서비스가 제공되는 단계를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.-
公开(公告)号：KR100592765B1
公开(公告)日：2006-06-26
申请号：KR1020040099904
申请日：2004-12-01
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 반도체 소자의 티형 게이트 제조방법에 관한 것으로, 보다 상세하게는 기판 상부의 소정 영역이 노출되도록 제1 감광막 패턴을 형성하는 단계와, 노출된 상기 기판의 일부분이 노출되도록 상기 노출된 기판 및 상기 제1 감광막 패턴 상에 제2 감광막 패턴을 형성하는 단계와, 상기 결과물의 전체 상부면에 소정 두께의 금속층을 형성하는 단계와, 상기 제1,2 감광막 패턴 및 상기 제2 감광막 패턴의 상부에 형성된 금속층을 제거하는 단계를 포함함으로써, 종래의 티형 게이트 전극 형성 방법보다 간단한 공정을 통한 공정단가 절감과 공정 시간의 단축으로 생산성을 크게 증대시킬 수 있으며, 종래의 티형 게이트 전극 형성 방법보다 게이트 길이를 작게 할 수 있으므로 고주파 특성을 월등하게 향상시킬 수 있는 효과가 있다.
고전자 이동도 트랜지스터(HEMT), 티형 게이트, 전자빔 리소그라피, 광 리소그라피, 화합물 반도체-
公开(公告)号：KR1020060067080A
公开(公告)日：2006-06-19
申请号：KR1020050027862
申请日：2005-04-04
Applicant: 한국전자통신연구원
CPC classification number: H01L24/81
Abstract: 본 발명은 플립 칩 본딩방법에 관한 것으로, 반도체 칩의 패드 상에 금속범프를 형성하는 단계와, 상기 금속범프의 말단에 소정두께의 전도성 접착제를 형성하는 단계와, 열 접합공정을 통해 상기 반도체 칩을 미리 마련된 반도체 기판의 패드에 접합시키는 단계를 포함함으로써, 원가가 절감되고 공정이 간편해질 뿐만 아니라 열 방출이 원활하게 할 수 있는 효과가 있다.
플립 칩, 반도체 기판, 반도체 칩, 전도성 접착제, 실버 에폭시, 이방 전도성 필름(ACF), 금속범프
-
-
-
-
-
-
-
-
-
Search Results
319
records
(took 0.025 seconds)
