-
公开(公告)号：KR1020140063465A
公开(公告)日：2014-05-27
申请号：KR1020130138901
申请日：2013-11-15
Applicant: 한국전자통신연구원 , 에스케이텔레콤 주식회사 , 주식회사 엘지유플러스 , 주식회사 솔박스
IPC: H04L12/28
CPC classification number: H04L45/741 , H04L12/46
Abstract: Provided is a method for requesting routing redirection including receiving, through a first content delivery network among a plurality of content delivery networks connected by content delivery network interconnection, a domain name system request including a list of content delivery network provider identifications of higher content delivery networks, from a client; determining whether the request from the client can be processed; and, when the request from the client can not be processed, redirecting the request and preventing a loop of the request routing on the basis of the list of the content delivery network provider identifications.
Abstract translation: 提供了一种用于请求路由重定向的方法，包括通过内容传送网络互连连接的多个内容传送网络中的第一内容传送网络接收包括更高内容传送网络的内容传送网络提供商标识列表的域名系统请求 ，来自客户; 确定是否可以处理来自客户端的请求; 并且当来自客户端的请求不能被处理时，根据内容传送网络提供商标识的列表重定向该请求并阻止请求路由的循环。
-
公开(公告)号：KR1020130093996A
公开(公告)日：2013-08-23
申请号：KR1020120015292
申请日：2012-02-15
Applicant: 한국전자통신연구원
CPC classification number: H01L21/8222 , H01G7/00 , H01L27/0647 , H01L27/0658 , H01L29/93 , H03F1/565 , H03F3/21 , H03F2200/36 , H03F2200/378 , H03F2200/387 , H03F2200/391 , H03H7/38 , Y10T29/43
Abstract: PURPOSE: An impedance matching circuit including passive elements for controlling the matching property, an amplification circuit and a manufacturing method of a variable capacitor are provided to modify the characteristic value of passive elements included in the multi-staged impedance matching circuit, so that a broadband matching realizes. CONSTITUTION: A first variable inductor part (L1) is connected between the output terminal of a first node (N1) and an amplifying unit (AMP). A second variable inductor part (L2) is connected between the first node and a second Node (N2). The inductance value of the first variable inductor part and the second variable inductor part is determined according to the number and the length of wires. A first variable capacitor portion (C1) is connected between the first node and a ground voltage platform. A second variable capacitor portion (C2) is connected between the second node and the ground voltage platform. [Reference numerals] (AMP) Power amplifying unit
Abstract translation: 目的：提供一种阻抗匹配电路，其包括用于控制匹配特性的无源元件，放大电路和可变电容器的制造方法，以修改包括在多级阻抗匹配电路中的无源元件的特性值，使得宽带 匹配实现。 构成：第一可变电感器部分（L1）连接在第一节点（N1）的输出端和放大单元（AMP）之间。 第二可变电感器部分（L2）连接在第一节点和第二节点（N2）之间。 根据导线的数量和长度确定第一可变电感器部分和第二可变电感器部分的电感值。 第一可变电容器部分（C1）连接在第一节点和地电压平台之间。 第二可变电容器部分（C2）连接在第二节点和地电压平台之间。 （附图标记）（AMP）功率放大单元
-
公开(公告)号：KR1020130066934A
公开(公告)日：2013-06-21
申请号：KR1020110133715
申请日：2011-12-13
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L29/812
CPC classification number: H01L29/0649 , H01L21/28593 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7786
Abstract: PURPOSE: A semiconductor device including a step gate electrode and a manufacturing method thereof are provided to increase a breakdown voltage by using optical photoresist and two nitride layers. CONSTITUTION: A cap layer(211) is formed on a semiconductor substrate. An active area is formed by etching a part of the cap layer. A resist pattern is formed on the active area and the cap layer. A step gate electrode(225) is formed by depositing heat-resistant metal. An insulation layer(227) is deposited by removing a gate head pattern.
Abstract translation: 目的：提供包括步进栅电极及其制造方法的半导体器件，以通过使用光致抗蚀剂和两个氮化物层来增加击穿电压。 构成：在半导体衬底上形成覆盖层（211）。 通过蚀刻盖层的一部分形成有源区。 在有源区域和盖层上形成抗蚀剂图案。 通过沉积耐热金属形成步进栅电极（225）。 通过去除栅极头图案来沉积绝缘层（227）。
-
公开(公告)号：KR1020110063151A
公开(公告)日：2011-06-10
申请号：KR1020090120101
申请日：2009-12-04
Applicant: 한국전자통신연구원
CPC classification number: H03F3/245 , H03F1/0261 , H03F1/52 , H03F3/19 , H03F3/211 , H03F2200/18 , H03F2200/451
Abstract: PURPOSE: A power amplifying apparatus is provided to acquire high stability by adding resistors connected to bases of transistors. CONSTITUTION: A cutoff part(10) is connected between a signal input terminal(1b) and an amplification adjusting part(20). The cutoff part includes a plurality of capacitors(C1-Cn). The cutoff part intercepts a DC component supplied from the signal input terminal. The amplification adjusting part is connected between a bias input terminal(1a) and a circuit protecting part(30). The amplification adjusting part includes a plurality of resistors(R31-R3n). The amplification adjusting part transfers a DC bias voltage from the bias terminal to the circuit protecting part. The circuit protecting part is connected to the cutoff part, the amplification adjusting part and an amplifier(40). The amplifier amplifies the signal transferred from the circuit protecting part.
Abstract translation: 目的：提供功率放大装置，通过添加连接到晶体管基极的电阻来获得高稳定性。 构成：在信号输入端子（1b）和放大调整部件（20）之间连接有截止部分（10）。 截止部分包括多个电容器（C1-Cn）。 截止部分截取从信号输入端子提供的直流分量。 放大调整部连接在偏置输入端子（1a）和电路保护部件（30）之间。 放大调整部包括多个电阻（R31〜R3n）。 放大调整部将偏置端子的直流偏置电压传递到电路保护部。 电路保护部分连接到截止部分，放大调节部分和放大器（40）。 放大器放大从电路保护部分传送的信号。
-
Patent Agency Ranking
公开(公告)号：KR1020080052189A
公开(公告)日：2008-06-11
申请号：KR1020070045757
申请日：2007-05-11
Applicant: 한국전자통신연구원
IPC: C25D17/00
CPC classification number: C25D5/20 , C25D7/12 , C25D17/001 , C25D17/12 , H01L21/2885
Abstract: An electroplating apparatus is provided to perform a coating operation uniformly by allowing bubbles generated in via holes to be evacuated from the inside of the via holes very well. An electroplating apparatus comprises: a plating pot(200) which form an external shape, and in which a plating solution is contained; a metal bar(202) which is positioned within the plating pot, and which is made of the same material as metal to be plated; an inclined electrode ring(212) which is positioned oppositely to the metal bar within the plating pot, and on which a plating object is placed; a metal bar fixing frame(206) for fixing the metal bar; an electrode ring fixing frame(216) for fixing the inclined electrode ring; power supply terminals(204,214) connected to the metal bar and the inclined electrode ring; and an ultrasonic generating part(220) for flowing the plating solution. The inclined electrode ring has a wafer holder(218) attached thereto so as to place a wafer that is the plating object on the wafer holder. The power supply terminals are connected to the metal bar and the inclined electrode ring through the metal bar fixing frame and the electrode ring fixing frame.
Abstract translation: 提供一种电镀设备，通过允许通孔中产生的气泡从通孔的内部被很好地排出来均匀地进行涂覆操作。 一种电镀设备，包括：形成外部形状的电镀罐（200），其中包含电镀溶液; 金属棒（202），其位于电镀槽内，并且由与被镀金属相同的材料制成; 倾斜电极环（212），其与所述电镀罐内的所述金属棒相对设置，并且在其上放置电镀对象; 用于固定金属棒的金属棒固定框架（206） 用于固定倾斜电极环的电极环固定框架（216）; 连接到金属棒和倾斜电极环的电源端子（204,214）; 以及用于使电镀液流动的超声波发生部（220）。 倾斜电极环具有附接到其上的晶片保持器（218），以将作为电镀对象的晶片放置在晶片保持器上。 电源端子通过金属棒固定框架和电极环固定框架连接到金属棒和倾斜电极环。
-
公开(公告)号：KR100591247B1
公开(公告)日：2006-06-20
申请号：KR1020050030296
申请日：2005-04-12
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 기판의 상부에 형성되는 제1 에피층과, 상기 제1 에피층 상부의 소정영역이 노출되도록 형성되는 제2 에피층과, 상기 제2 에피층 상부의 소정영역이 노출되도록 순차적으로 형성되는 전류차단층 및 부컬렉터층과, 상기 부컬렉터층 상부의 소정영역이 노출되도록 순차적으로 형성되는 컬렉터층 및 베이스층과, 상기 베이스층 상부의 소정영역이 노출되도록 순차적으로 형성되는 에미터층 및 에미터캡층과, 상기 에미터캡층의 상부, 노출된 상기 베이스층, 상기 부컬렉터층, 상기 제2 에피층 및 상기 제1 에피층의 소정영역에 각각 형성되는 에미터전극, 베이스전극, 컬렉터전극, 다이오드용 제1 전극 및 제2 전극과, 상기 컬렉터전극과 상기 제1 전극, 상기 에미터전극과 상기 제2 전극을 각각 전기적으로 연결시키는 제1 및 제2 금속배선을 포함함으로써, 종래의 반도체 소자와 분리된 다이오드를 이종접합 쌍극자 트랜지스터와 금속선으로 연결하는 방법보다 간단한 공정을 통해 PN 접합 다이오드를 이종접합 쌍극자 트랜지스터와 연결할 수 있으므로 전체 회로에서 차지하는 면적이 감소되며, 금속선에서 나타날 수 있는 저항과 손실 등이 감소될 수 있는 효과가 있다.
이종접합 쌍극자 트랜지스터, PN 접합 다이오드, 화합물반도체-
公开(公告)号：KR1020060065423A
公开(公告)日：2006-06-14
申请号：KR1020050030296
申请日：2005-04-12
Applicant: 한국전자통신연구원
IPC: H01L29/737
CPC classification number: H01L29/7371 , H01L29/66318
Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 기판의 상부에 형성되는 제1 에피층과, 상기 제1 에피층 상부의 소정영역이 노출되도록 형성되는 제2 에피층과, 상기 제2 에피층 상부의 소정영역이 노출되도록 순차적으로 형성되는 전류차단층 및 부컬렉터층과, 상기 부컬렉터층 상부의 소정영역이 노출되도록 순차적으로 형성되는 컬렉터층 및 베이스층과, 상기 베이스층 상부의 소정영역이 노출되도록 순차적으로 형성되는 에미터층 및 에미터캡층과, 상기 에미터캡층의 상부, 노출된 상기 베이스층, 상기 부컬렉터층, 상기 제2 에피층 및 상기 제1 에피층의 소정영역에 각각 형성되는 에미터전극, 베이스전극, 컬렉터전극, 다이오드용 제1 전극 및 제2 전극과, 상기 컬렉터전극과 상기 제1 전극, 상기 에미터전극과 상기 제2 전극을 각각 전기적으로 연결시키는 제1 및 제2 금속배선을 포함함으로써, 종래의 반도체 소자와 분리된 다이오드를 이종접합 쌍극자 트랜지스터와 금속선으로 연결하는 방법보다 간단한 공정을 통해 PN 접합 다이오드를 이종접합 쌍극자 트랜지스터와 연결할 수 있으므로 전체 회로에서 차지하는 면적이 감소되며, 금속선에서 나타날 수 있는 저항과 손실 등이 감소될 수 있는 효과가 있다.
이종접합 쌍극자 트랜지스터, PN 접합 다이오드, 화합물반도체-
公开(公告)号：KR1020050037886A
公开(公告)日：2005-04-25
申请号：KR1020030073166
申请日：2003-10-20
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 리프트오프 방법을 이용함에 따른 재현성 저하를 개선시키는데 적합한 화합물반도체소자의 금속배선 형성 방법을 제공하기 위한 것으로, 본 발명은 기판 상부에 접착력 강화를 위한 티타늄(Ti)과 전기도금을 위한 시드 역할을 하는 금(Au)을 순차적으로 형성하는 단계, 상기 금(Au) 상에 금속배선예정영역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 금속배선예정영역에 금속배선 역할을 하는 금(Au)을 전기도금법으로 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 티타늄, 금 및 금속배선용 금의 순서로 적층된 금속배선구조를 형성하기 위해 불산용액을 이용하여 습식식각하는 단계를 포함하여, 리프트오프방법이 아닌 습식식각법을 이용하므로써 재현성이 우수하면서 깨끗한 금속배선을 형성할 수 있는 효과가 있다.
-
公开(公告)号：KR1020040044615A
公开(公告)日：2004-05-31
申请号：KR1020020072689
申请日：2002-11-21
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A heterojunction bipolar transistor having an emitter ledge and a fabricating method thereof are provided to form correctly a size of the emitter ledge by using the remaining emitter layer of the desired thickness as an emitter ledge layer. CONSTITUTION: A sub-collector layer(205), a collector layer, a base layer, an emitter layer, and an emitter cap layer are continuously grown on a chemical compound semiconductor substrate(200). An emitter electrode(230) is formed on the emitter cap layer. An emitter mesa is defined by etching the emitter cap layer and a part of the emitter layer. A dielectric layer(250) is formed on the entire surface of the chemical compound semiconductor substrate including a lateral side of the emitter mesa. An emitter ledge is formed and a base layer is exposed by etching the dielectric layer and the remaining emitter layer. A base electrode(270) is formed on the exposed base layer. A base-collector mesa(280) is formed by etching the dielectric layer, the remaining emitter layer, the base layer, and the collector layer. A collector electrode(290) is formed on the sub-collector layer.
Abstract translation: 目的：提供具有发射极壁的异质结双极晶体管及其制造方法，以通过使用所需厚度的剩余发射极层作为发射极壁缘层，正确地形成发射极壁的尺寸。 构成：在化合物半导体衬底（200）上连续生长副集电极层（205），集电极层，基极层，发射极层和发射极覆盖层。 发射极电极（230）形成在发射极盖层上。 通过蚀刻发射极盖层和发射极层的一部分来限定发射极台面。 在包括发射极台面的侧面的化合物半导体衬底的整个表面上形成介电层（250）。 形成发射极壁，并且通过蚀刻介电层和剩余的发射极层来暴露基底层。 在露出的基底层上形成基极（270）。 通过蚀刻介电层，剩余的发射极层，基极层和集电极层来形成基极集电极台面（280）。 集电极（290）形成在副集电极层上。
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.02 seconds)
