公开(公告)号：WO2003016203A2

公开(公告)日：2003-02-27

申请号：PCT/DE2002/002731

申请日：2002-07-25

Applicant: ROBERT BOSCH GMBH ,  BENZEL, Hubert ,  WEBER, Heribert ,  ARTMANN, Hans ,  PANNEK, Thorsten ,  SCHAFER, Frank

Inventor： BENZEL, Hubert ,  WEBER, Heribert ,  ARTMANN, Hans ,  PANNEK, Thorsten ,  SCHAFER, Frank

IPC: B81B3/00

CPC classification number: B81C1/00182 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

Abstract: s wird ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleitertrager (1) vorgeschlagen, bei welchem fur die Ausbildung von frei tragenden Strukturen (3) fur ein Bauelementeine flächige poröse Membranschicht (3) und eine Kavität (2) unter der porösen Membranschicht (3) erzeugt wird. Die Erfindung hat die Aufgabe, eine Membranbeschädigung bei der Herstellung oder bei regelmässig auftrenden Anwendungsfällen zu vermeiden. Diese Aufgabe kann durch unterschiedliche Vorgehensweisen gelöst werden. Bei einer ersten Lösung erhält der Halbleiterträger (1) im Membranbereich im Vergleich zur Kavität eine unterschiedliche Dotierung, womit sich unterschiedliche Porengrössen und/oder Porositäten herstellen lassen, was bei der Kavitätserzeugung fur einen verbesserten Ätzgastransport genutzt werden kann. Die Aufgabe kann jedoch auch dadurch gelöst werden, dass im Membranbereich Mesoporen und im späteren Kavitätsbereich Nanporen als Hilfsstruktur erzeugt werden. Im Weiteren wird unter anderem ein Halbleiterbauelement vorgeschlagen, das auf einem oder mehreren dieser Verfahren basiert.

Abstract translation: s的提出一种制造半导体器件包括半导体发射器的方法（1），其中，所述用于自支撑结构的形成（3）的组件的平面多孔质膜层（3）和多孔质膜层（2）下方的空腔（3） 被生成。 本发明具有避免损害到膜在制造或在定期auftrenden应用的对象。 该目的可以通过不同的方法来实现。 在第一解决方案中，半导体衬底（1）是在膜区域与具有不同掺杂的空腔中，使不同的孔尺寸和/或孔隙度可以产生，这可在Kavitätserzeugung用于改进Ätzgastransport比较。 然而，对象也可以解决该Nanporen可以如在后面的空腔部分的膜区域和中孔辅助结构生成。 此外，除其他外，半导体装置，提出了一种基于一个或多个这些方法。

公开(公告)号：WO98029748A1

公开(公告)日：1998-07-09

申请号：PCT/DE1998/000012

申请日：1998-01-05

IPC: G01P15/125 ,  B81B3/00 ,  B81C1/00 ,  G01P15/08 ,  H01L21/306

CPC classification number: B81C1/00595 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0136 ,  G01P15/0802

Abstract: The invention relates to a micromechanical semiconductor array comprising a membrane (7) formed inside a hollow space (9). The membrane (7) is configured by a crystalline layer inside the substrate (1) or inside an epitaxial layer sequence of the semiconductor array placed inside a substrate (1). The membrane (1) is placed on the edge segment on a support (6) and covered by a covering layer (4) held on a counter-support (5). The support (6), the counter-support (5) and the membrane are all made of materials with different etching rates in relation to a predetermined wet-chemical etching agent and preferably consist of materials with different doping.

Abstract translation: 本发明涉及一种形成在所述膜（7）的空腔（9）内的一个微机械半导体装置。 所述膜（7）通过在基底内的结晶层（1）形成或设置在衬底（1）的半导体器件的外延层序列上内。 所述膜（7）被放置在一个支撑件（6）的边缘区域，并支持与对置轴承（5）覆盖层（4）覆盖。 所述支承件（6）和对置轴承（5），一方面和另一方面的膜（7）是由具有相对于预定的湿化学蚀刻剂蚀刻速率不同的材料，并且优选地由不同掺杂的材料。

公开(公告)号：WO1996017254A1

公开(公告)日：1996-06-06

申请号：PCT/US1995015468

申请日：1995-11-29

Applicant: ANALOG DEVICES, INC.

Inventor： ANALOG DEVICES, INC. ,  TSANG, Robert, W., K. ,  FARASH, Jeffrey, A. ,  PAYNE, Richard, S.

IPC: G01P15/08

CPC classification number: B81C1/0015 ,  B81C2201/0136 ,  G01P15/0802 ,  G01P15/125 ,  G01P2015/0814

Abstract: A method for providing a conductive ground plane beneath a suspended microstructure. A conductive region is diffused into a substrate. Two dielectric layers are added: first a thermal silicon dioxide layer and then a silicon nitride layer. A first mask is used to etch a ring partially through the silicon nitride layer. Then, a second mask is used to etch a hole through both dielectric layers in a region having a perimeter that extends between the inner and outer edges of the ring. This leaves the conductive region exposed in an area surrounded by a ring that has the silicon dioxide layer and a narrow silicon nitride layer. The ring is surrounded by an area in which the silicon dioxide and silicon nitride layers have not been reduced. A spacer silicon dioxide layer is deposited over the dielectric and then a polysilicon layer is deposited and formed into the shape of a suspended microstructure. When the spacer layer is etched away, the silicon dioxide under the narrow silicon nitride layer is removed, along with the narrow silicon nitride layer, leaving an exposed ground plane surrounded by a dielectric with minimal undercutting.

Abstract translation: 一种用于在悬浮微结构下面提供导电接地平面的方法。 导电区域扩散到衬底中。 加入两个电介质层：首先是热二氧化硅层，然后是氮化硅层。 使用第一掩模来部分地蚀刻环通过氮化硅层。 然后，使用第二掩模在具有在环的内边缘和外边缘之间延伸的周边的区域中的两个电介质层上蚀刻孔。 这使得导电区域暴露在由具有二氧化硅层和窄氮化硅层的环包围的区域中。 环被二氧化硅和氮化硅层未被还原的区域包围。 在电介质上沉积间隔二氧化硅层，然后沉积多晶硅层并形成悬浮微结构的形状。 当蚀刻间隔层时，与窄氮化硅层一起除去窄氮化硅层下面的二氧化硅，留下暴露的接地平面，其中包含极少的底切。

公开(公告)号：US20160332871A1

公开(公告)日：2016-11-17

申请号：US15220267

申请日：2016-07-26

Applicant: STMICROELECTRONICS S.R.L.

Inventor： Giuseppe Barillaro ,  Alessandro Diligenti ,  Caterina Riva ,  Roberto Campedelli ,  Stefano Losa

IPC: B81C1/00

CPC classification number: B81C1/00539 ,  B81B2201/038 ,  B81B2201/07 ,  B81B2201/12 ,  B81B2203/0118 ,  B81B2203/019 ,  B81C1/00595 ,  B81C2201/0136 ,  B81C2203/0714 ,  H01L27/10

Abstract: A process for manufacturing an interaction system of a microelectromechanical type for a storage medium, the interaction system provided with a supporting element and an interaction element carried by the supporting element, envisages the steps of: providing a wafer of semiconductor material having a substrate with a first type of conductivity and a top surface; forming a first interaction region having a second type of conductivity, opposite to the first type of conductivity, in a surface portion of the substrate in the proximity of the top surface; and carrying out an electrochemical etch of the substrate starting from the top surface, the etching being selective with respect to the second type of conductivity, so as to remove the surface portion of the substrate and separate the first interaction region from the substrate, thus forming the supporting element.

Abstract translation: 一种用于制造用于存储介质的微机电类型的相互作用系统的方法，具有支撑元件的相互作用系统和由支撑元件承载的相互作用元件，其设想是提供具有基板的半导体材料晶片，其具有 第一类导电性和顶面; 在所述顶表面附近的所述衬底的表面部分中形成具有与所述第一类型导电性相反的第二导电类型的第一相互作用区域; 并且从顶表面开始进行基板的电化学蚀刻，蚀刻相对于第二类型的导电性是选择性的，以便去除基板的表面部分并将第一相互作用区域与基板分离，从而形成 支撑元件。

公开(公告)号：US20110147864A1

公开(公告)日：2011-06-23

申请号：US12737037

申请日：2009-04-21

Applicant: Torsten Kramer ,  Marcus Ahles ,  Armin Grundmann ,  Kathrin Knese ,  Hubert Benzel ,  Gregor Schuermann ,  Simon Armbruster

Inventor： Torsten Kramer ,  Marcus Ahles ,  Armin Grundmann ,  Kathrin Knese ,  Hubert Benzel ,  Gregor Schuermann ,  Simon Armbruster

IPC: H01L21/302 ,  H01L29/84

CPC classification number: B81C1/00158 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

Abstract: A method for manufacturing a micromechanical diaphragm structure having access from the rear of the substrate includes: n-doping at least one contiguous lattice-type area of a p-doped silicon substrate surface; porously etching a substrate area beneath the n-doped lattice structure; producing a cavity in this substrate area beneath the n-doped lattice structure; growing a first monocrystalline silicon epitaxial layer on the n-doped lattice structure; at least one opening in the n-doped lattice structure being dimensioned in such a way that it is not closed by the growing first epitaxial layer but instead forms an access opening to the cavity; an oxide layer being created on the cavity wall; a rear access to the cavity being created, the oxide layer on the cavity wall acting as an etch stop layer; and the oxide layer being removed in the area of the cavity.

Abstract translation: 用于制造从衬底的后部进入的微机械膜结构的方法包括：n掺杂p掺杂硅衬底表面的至少一个连续的格子型区域; 在n掺杂的晶格结构下面蚀刻衬底区域; 在该n型掺杂晶格结构下面的该衬底区域中产生空腔; 在n掺杂晶格结构上生长第一单晶硅外延层; n掺杂晶格结构中的至少一个开口的尺寸设计成使得其不被生长的第一外延层闭合​​，而是形成到腔的通路口; 在空腔壁上形成氧化物层; 产生到空腔的后部通路，空腔壁上的氧化层用作蚀刻停止层; 并且在空腔的区域中去除氧化物层。

公开(公告)号：US07879629B2

公开(公告)日：2011-02-01

申请号：US11927810

申请日：2007-10-30

Applicant: Sang-Choon Ko ,  Chi-Hoon Jun ,  Hyeon-Bong Pyo ,  Seon-Hee Park

Inventor： Sang-Choon Ko ,  Chi-Hoon Jun ,  Hyeon-Bong Pyo ,  Seon-Hee Park

IPC: H01L21/00 ,  H01L21/311

CPC classification number: B81C1/00801 ,  B81C2201/0133 ,  B81C2201/0136

Abstract: Provided is a method for manufacturing a floating structure of a MEMS. The method for manufacturing a floating structure of a microelectromechanical system (MEMS), comprising the steps of: a) forming a sacrificial layer including a thin layer pattern doped with impurities on a substrate; b) forming a support layer on the sacrificial layer; c) forming a structure to be floated on the support layer by using a subsequent process; d) forming an etch hole exposing both side portions of the thin layer pattern; and e) removing the sacrificial layer through the etch hole to form an air gap between the support layer and the substrate.

Abstract translation: 提供了一种用于制造MEMS的浮动结构的方法。 一种用于制造微机电系统（MEMS）的浮动结构的方法，包括以下步骤：a）在衬底上形成包含掺杂有杂质的薄层图案的牺牲层; b）在牺牲层上形成支撑层; c）通过使用随后的方法形成浮在支撑层上的结构; d）形成暴露薄层图案的两侧部分的蚀刻孔; 以及e）通过所述蚀刻孔去除所述牺牲层，以在所述支撑层和所述基底之间形成气隙。

公开(公告)号：US20100029031A1

公开(公告)日：2010-02-04

申请号：US12488898

申请日：2009-06-22

Applicant: François Perruchot ,  Bernard Diem ,  Vincent Larrey ,  Laurent Clavelier ,  Emmanuel Defay

Inventor： François Perruchot ,  Bernard Diem ,  Vincent Larrey ,  Laurent Clavelier ,  Emmanuel Defay

IPC: H01L21/18

CPC classification number: B81C1/00507 ,  B81B2201/0271 ,  B81C2201/0115 ,  B81C2201/0136 ,  B81C2201/0177 ,  B81C2203/0136 ,  B81C2203/0145 ,  H03H3/0072 ,  H03H9/175 ,  H03H9/2436 ,  Y10S438/933

Abstract: The invention relates to a method of fabricating and electromechanical device on at least one substrate, the device including at least one active element and wherein the method comprises: a) making a heterogeneous substrate comprising a first portion, an interface layer, and a second portion, the first portion including one or more buried zones sandwiched between first and second regions formed in a first monocrystalline material, the first region extending to the surface of the first portion, and the second region extending to the interface layer, at least one said buried zone being made at least in part out of a second monocrystalline material so as to make it selectively attackable relative to the first and second regions; b) making openings from the surface of the first portion and through the first region, which openings open out to at least one said buried zone; and c) etching at least part of at least one buried zone to form at least one cavity so as to define at least one active element that is at least a portion of the second region between a said cavity and said interface layer; and wherein the first and second portions of the substrate are constituted respectively from first and second substrates that are assembled together by bonding, at least one of them including at least one said interface layer over at least a fraction of its surface.

Abstract translation: 本发明涉及在至少一个基板上制造和机电装置的方法，所述装置包括至少一个有源元件，并且其中所述方法包括：a）制造包含第一部分，界面层和第二部分 ，所述第一部分包括被夹在形成于第一单晶材料中的第一和第二区域之间的一个或多个掩埋区域，所述第一区域延伸到所述第一部分的表面，并且所述第二区域延伸到所述界面层，所述第二区域延伸至所述界面层， 区域至少部分地由第二单晶材料制成，以使其相对于第一和第二区域选择性地被破坏; b）从所述第一部分的表面和所述第一区域制造开口，所述第一区域开放到至少一个所述掩埋区域; 以及c）蚀刻至少一个掩埋区的至少一部分以形成至少一个空腔，以便限定至少一个有源元件，所述至少一个有源元件是所述空腔和所述界面层之间的所述第二区域的至少一部分; 并且其中所述基底的第一和第二部分分别由通过粘合而组装在一起的第一和第二基底构成，其中至少一个在其表面的至少一部分上包括至少一个所述界面层。

公开(公告)号：US07563720B2

公开(公告)日：2009-07-21

申请号：US11781470

申请日：2007-07-23

Applicant: James F. Detry

Inventor： James F. Detry

IPC: H01L21/311

CPC classification number: B81C1/00595 ,  B81C1/00365 ,  B81C2201/0136 ,  B81C2201/0167 ,  B81C2203/031

Abstract: A wafer for use in a MEMS device having two doped layers surrounding an undoped layer of silicon is described. By providing two doped layers around an undoped core, the stress in the lattice structure of the silicon is reduced as compared to a solidly doped layer. Thus, problems associated with warping and bowing are reduced. The wafer may have a pattered oxide layer to pattern the deep reactive ion etch. A first deep reactive ion etch creates trenches in the layers. The walls of the trenches are doped with boron atoms. A second deep reactive ion etch removes the bottom walls of the trenches. The wafer is separated from the silicon substrate and bonded to at least one glass wafer.

Abstract translation: 描述了一种用于具有围绕未掺杂硅层的两个掺杂层的MEMS器件的晶片。 通过在未掺杂的芯周围提供两个掺杂层，与固体掺杂层相比，硅的晶格结构中的应力降低。 因此，与翘曲和弯曲相关的问题减少。 晶片可以具有图案化的氧化物层以对深层反应离子蚀刻进行图案化。 第一深反应离子蚀刻在层中产生沟槽。 沟槽的壁掺杂有硼原子。 第二次深反应离子蚀刻去除沟槽的底壁。 将晶片与硅衬底分离并结合至至少一个玻璃晶片。

公开(公告)号：US20090176370A1

公开(公告)日：2009-07-09

申请号：US11969505

申请日：2008-01-04

Applicant: Lianzhong Yu

Inventor： Lianzhong Yu

IPC: H01L21/306

CPC classification number: B81C1/00182 ,  B81B2201/0235 ,  B81C2201/0136

Abstract: Methods for producing a MEMS device from a single silicon-on-insulator (SOI) wafer. An SOI wafer includes a silicon (Si) handle layer, a Si mechanism layer and an insulator layer located between the Si handle and Si mechanism layers. An example method includes etching active components from the Si mechanism layer. Then, the exposed surfaces of the Si mechanism layer is doped with boron. Next, portions of the insulator layer proximate to the etched active components of the Si mechanism layer are removed and the Si handle layer is etched proximate to the etched active components.

Abstract translation: 从单个绝缘体上硅（SOI）晶片制造MEMS器件的方法。 SOI晶片包括硅（Si）手柄层，Si机构层和位于Si手柄和Si机构层之间的绝缘体层。 示例性方法包括从Si机理层蚀刻活性组分。 然后，Si机理层的暴露表面掺杂有硼。 接下来，去除邻近Si机理层的蚀刻的有源部件的绝缘体层的部分，并且蚀刻附近的Si处理层。

公开(公告)号：US07534640B2

公开(公告)日：2009-05-19

申请号：US11491047

申请日：2006-07-21

Applicant: Teruo Sasagawa ,  Clarence Chui ,  Manish Kothari ,  SuryaPrakash Ganti ,  Jeffrey B. Sampsell

Inventor： Teruo Sasagawa ,  Clarence Chui ,  Manish Kothari ,  SuryaPrakash Ganti ,  Jeffrey B. Sampsell

IPC: H01L21/00 ,  H01L29/82

CPC classification number: G02B26/0841 ,  B81B2201/042 ,  B81B2203/0307 ,  B81C1/00595 ,  B81C2201/0136 ,  G02B6/3584 ,  G02B26/001

Abstract: A microelectromechanical systems device having support structures formed of sacrificial material that is selectively diffused with a dopant material or formed of a selectively oxidized metal sacrificial material. The microelectromechanical systems device includes a substrate having an electrode formed thereon. Another electrode is separated from the first electrode by a cavity and forms a movable layer, which is supported by support structures formed of a diffused or oxidized sacrificial material.

Abstract translation: 具有由牺牲材料形成的支撑结构的微机电系统装置，该牺牲材料选择性地用掺杂剂材料扩散或由选择性氧化的金属牺牲材料形成。 微机电系统装置包括其上形成有电极的基板。 另一电极通过空腔与第一电极分离，并形成可移动层，其由由扩散或氧化的牺牲材料形成的支撑结构支撑。