公开(公告)号：CN101258787A

公开(公告)日：2008-09-03

申请号：CN200680032328.5

申请日：2006-07-04

Applicant: 施韦策电子公司

Inventor： 乌尔里克·奥肯富斯 ,  托马斯·戈特瓦尔德

IPC: H05K1/18 ,  H05K1/14

CPC classification number: H05K1/185 ,  H01L2224/16227 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/15192 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/141 ,  H05K3/284 ,  H05K3/429 ,  H05K3/4611 ,  H05K2201/0187 ,  H05K2201/049 ,  H05K2201/09509 ,  H05K2201/10674 ,  H05K2201/2036 ,  Y10T428/24917 ,  H01L2924/00

Abstract: 本发明涉及一种印刷电路板多层结构，该结构具有由多个电绝缘和/或导电的层(7，9，10，11)组成的叠层和在该叠层内部的至少一个无源或有源电器件(2)，该电器件在侧向上仅在叠层的面积范围的一部分区域内延伸并具有至少一个安装于其上的无源或有源电器件(2)和相关的布线结构(4，5)。本发明还涉及一种有关的制造方法。根据本发明，在两个整个平面的电绝缘液态树脂层或预浸胶层(7，9)之间嵌入插件块(1)，所述液态树脂层或预浸胶层覆盖该插件块的两侧，其中，所述插件块的所有侧都被在对结构进行挤压或层压时液化的树脂材料包围。本发明的结构及其制造方法可以用于印刷电路板技术。

公开(公告)号：CN101189717A

公开(公告)日：2008-05-28

申请号：CN200680019714.0

申请日：2006-11-28

Applicant: 日本CMK株式会社 ,  株式会社瑞萨东日本半导体

Inventor： 吉野裕 ,  白井孝浩 ,  上远野臣司 ,  川本峰雄 ,  榎本实 ,  后藤正克 ,  荒木诚 ,  户田直树

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/5389 ,  H01L25/105 ,  H01L2224/16237 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/82039 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12044 ,  H01L2924/3011 ,  H05K1/023 ,  H05K1/186 ,  H05K3/4602 ,  H05K3/4623 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/10674 ,  Y10T29/49146 ,  H01L2924/00014

Abstract: 本发明提供不受封装材料填充不够或填充过多所产生的恶劣影响、与上层的布线基板的密封性好的内装半导体元件的印刷布线板。内装半导体元件的印刷布线板，用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面，同时在该半导体元件的侧方及上方形成绝缘层，内装半导体元件的印刷布线板的制造方法，具有以下工序：在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序；在前述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序；以及在前述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。

公开(公告)号：CN100388467C

公开(公告)日：2008-05-14

申请号：CN03155981.6

申请日：2003-08-27

Applicant: 新光电气工业株式会社

Inventor： 清水规良 ,  六川昭雄 ,  饭岛隆广

IPC: H01L23/12 ,  H01L23/48 ,  H01L21/50 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01L23/49822 ,  H01L23/49833 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15312 ,  H05K1/112 ,  H05K3/4602 ,  H05K2201/0187 ,  H05K2201/0209 ,  H05K2201/09763 ,  H05K2203/135 ,  H01L2224/05599

Abstract: 一种半导体封装，提供有多层互连结构，将半导体芯片安装在它的上表面上，其中多层互连结构的最上面叠置结构包括电容器结构，该电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，并包括将上部电极和下部电极与半导体芯片的电极直接连接的芯片连接焊盘，由此确保了互连图形的设计自由度，极大地提高了电容器和半导体芯片之间接近的程度，并且封装可以制得更小同时重量更轻，还提供了半导体封装的制造方法及使用半导体封装的半导体器件。

公开(公告)号：CN101170873A

公开(公告)日：2008-04-30

申请号：CN200710165416.9

申请日：2007-10-25

Applicant: 阿奇公司 ,  夏米尔技术股份公司

Inventor： 恩斯特·布勒 ,  里诺·达马里奥 ,  雷托·克纳克

IPC: H05K3/00 ,  H05K3/42 ,  H05K1/02 ,  H05K7/20

CPC classification number: H01L23/3735 ,  B23H1/02 ,  B23H11/00 ,  H01L23/467 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0206 ,  H05K1/0272 ,  H05K1/144 ,  H05K3/0061 ,  H05K2201/0187 ,  H05K2201/043 ,  H05K2201/10166 ,  Y10T29/49139 ,  Y10T428/24008 ,  H01L2924/00

Abstract: 本发明涉及一种电路板单元及其制造方法。该电路板单元包括电路板最顶部层压板(8；19)，其上面具有用于安装可表面安装器件SMD(12；14；18；21)的导电轨迹(10)。电路板最顶部层压板(8；19)具有这样的特征：其厚度被确定为使得由SMD(12；18)耗散的预期热量高效地从电路板层压板(8；19)的上面输运到下面。该电路板单元进一步包括：被布置在电路板最顶部层压板(8；19)下的电绝缘层压板(9)；由具有良好热导率和电绝缘的材料制成的、被嵌入处在具有高热耗散的SMD(12；18)下方的位置的电绝缘层压板(9)中的插入物(15)；以及被布置在电绝缘层压板(9)和插入物(15)下方的冷却板(16)。

公开(公告)号：CN100367491C

公开(公告)日：2008-02-06

申请号：CN200410061538.X

申请日：2004-12-24

Applicant: 日本特殊陶业株式会社

Inventor： 神户六郎 ,  柏木哲哉 ,  木村幸广 ,  杉本康宏 ,  铃木一广

IPC: H01L23/12 ,  H05K1/14 ,  H05K1/18 ,  H05K3/34

CPC classification number: H01L23/50 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/112 ,  H05K3/4602 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2224/05599

Abstract: 提供一种中间基板，包括：基板芯，由芯主体部和陶瓷副芯部构成，上述芯主体部由高分子材料构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由陶瓷构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；第一端子阵列，形成在该基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成。第一端子阵列通过以下位置关系形成：在向与上述基板芯的板而平行的基准面的正射投影中，全部包含在上述陶瓷副芯部的投影区域内。

公开(公告)号：CN101079439A

公开(公告)日：2007-11-28

申请号：CN200610100956.4

申请日：2003-03-19

Applicant: 精工爱普生株式会社

Inventor： 宫泽贵士

IPC: H01L27/32 ,  H01L23/532

CPC classification number: H05K1/024 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1259 ,  H01L27/3246 ,  H05K3/4644 ,  H05K2201/0187

Abstract: 一种减小由导电性部位产生的寄生容量等，获得稳定的性能。在基板(15)上配置(4)以下低介电率的部件(18)，同时，设置由低介电率部件(18)区分的功能膜(140)。

公开(公告)号：CN1322468C

公开(公告)日：2007-06-20

申请号：CN200410030193.1

申请日：2004-03-22

Applicant: 株式会社电装

Inventor： 丸山晃敬 ,  中川充

IPC: G06K19/077 ,  G06K19/02

CPC classification number: H05K3/284 ,  H05K1/0271 ,  H05K1/189 ,  H05K3/0058 ,  H05K2201/0133 ,  H05K2201/0187 ,  H05K2201/2009

Abstract: 一种集成电路卡，集成电路(2)布置在包括硬质板部件(1a)的电路板(FPC)(1)的一表面上，该硬质板部件(1a)附着在电路板(FPC)(1)的另一表面上。具有集成电路和板部件的电路板的两个表面都由电气绝缘的硬质材料部件(5)所覆盖。因此，可以限制施加在集成电路上的应力负载。而且，电路板与硬质材料部件一起被分成多个部分，所述多个部分使用柔性电线(4)连接。这样可以给集成电路卡提供足够的柔性，从而增强集成电路卡对断裂或损坏的预防效果。

公开(公告)号：CN1882218A

公开(公告)日：2006-12-20

申请号：CN200510117656.2

申请日：2005-11-08

Applicant: 财团法人工业技术研究院

Inventor： 张致豪 ,  吴仕先 ,  李明林 ,  赖信助

IPC: H05K1/00 ,  H05K1/02 ,  H05K1/11 ,  H05K3/46 ,  H01L23/66 ,  H01P3/08

CPC classification number: H05K1/024 ,  H01L23/49822 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01P3/081 ,  H01P3/085 ,  H05K1/0298 ,  H05K3/386 ,  H05K2201/0187 ,  H05K2201/0195 ,  H05K2201/09881 ,  H01L2924/00

Abstract: 本发明公开了一种具有复合介质的基板及其所组成的多层基板，所述基板包括：一第一介电层、一第一讯号信号传输线路以及一第一导体层。此第一介电层具有第一介质区和第二介质区，其中第二介质区系位于第一介电层的表面，并且与第一介质区系是不同介电材料，以及第一讯号信号传输线路系位于第二介电层中，而第一导体层则系位于第一介电层下。于在此，第二介质区的介电常数可高于或低于第一介质区的介电常数，或者系是其介电损耗可低于第一介质区的介电损耗。本发明主要是在介电层中局部分布一种以上的介电材料，也就是说，在信号传输线路周边/上方/下方的介电材料不同于邻近的介电材料，借此以符合于高频电路中的特定需求。

公开(公告)号：CN1754285A

公开(公告)日：2006-03-29

申请号：CN200480005289.0

申请日：2004-02-27

Applicant: 日本压着端子制造株式会社

Inventor： 长谷川美树

IPC: H01R11/01

CPC classification number: H01L21/486 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K1/023 ,  H05K1/162 ,  H05K3/325 ,  H05K2201/0133 ,  H05K2201/0187 ,  H05K2201/0209 ,  H05K2201/0314 ,  H05K2201/10378 ,  H05K2203/0235 ,  H01L2924/00

Abstract: 本发明提供可用作连接高集成度电路基板和微小间距的电子部件的弹性体连接器的电介质薄板。使具有高介电常数的第1贯通区域(222c)和具有导电性的第2贯通区域(33a)交替纵横散布排列在非导电性的薄板状弹性体中来形成电介质薄板(10f)。第1贯通区域(222c)的横宽W2和纵宽W5可任意设定，第2贯通区域(33a)的横宽W3和纵宽W5可任意设定。电介质薄板(10f)具有对与其连接的电子部件(例如，印刷基板)的电路进行补充的功能。

公开(公告)号：CN1702854A

公开(公告)日：2005-11-30

申请号：CN200410061538.X

申请日：2004-12-24

Applicant: 日本特殊陶业株式会社

Inventor： 神户六郎 ,  柏木哲哉 ,  木村幸广 ,  杉本康宏 ,  铃木一广

IPC: H01L23/12 ,  H05K1/14 ,  H05K1/18 ,  H05K3/34

CPC classification number: H01L23/50 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/112 ,  H05K3/4602 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2224/05599

Abstract: 提供一种中间基板，包括：基板芯，由芯主体部和陶瓷副芯部构成，上述芯主体部由高分子材料构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由陶瓷构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；第一端子阵列，形成在该基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成。第一端子阵列通过以下位置关系形成：在向与上述基板芯的板面平行的基准面的正射投影中，全部包含在上述陶瓷副芯部的投影区域内。