-
公开(公告)号：KR101374611B1
公开(公告)日：2014-03-17
申请号：KR1020120038623
申请日：2012-04-13
Applicant: (재)한국나노기술원
Abstract: 본 발명은 수직형 발광다이오드 소자 제조방법에 관한 것으로서, 본 발명의 수직형 발광다이오드 소자 제조방법은 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계와, 상기 감광막을 제거하는 단계와, 상기 제2 전극의 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함함으로써, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하여 공정의 단순화 및 신뢰성을 개선할 수 있다.
-
公开(公告)号：KR1020130116114A
公开(公告)日：2013-10-23
申请号：KR1020120038623
申请日：2012-04-13
Applicant: (재)한국나노기술원
CPC classification number: H01L33/36 , H01L33/0079 , H01L33/145 , H01L2933/0016
Abstract: PURPOSE: A method for fabricating a vertical structured light emitting diode device is provided to prevent a current spreading effect by forming a minute current blocking layer. CONSTITUTION: A current blocking layer (70) is formed in a semiconductor layer region. A photoresist layer is removed. A conductive support layer (80) is formed in the upper surface of the current blocking layer and the upper surface of a second electrode. A transparent substrate is separated. A first electrode (90) is formed on a first electrode formation layer.
Abstract translation: 目的：提供一种用于制造垂直结构的发光二极管器件的方法，以通过形成微小电流阻挡层来防止电流扩散效应。 构成：在半导体层区域中形成电流阻挡层（70）。 去除光致抗蚀剂层。 导电支撑层（80）形成在电流阻挡层的上表面和第二电极的上表面上。 分离透明基板。 第一电极（90）形成在第一电极形成层上。
-
公开(公告)号：KR101548241B1
公开(公告)日：2015-08-28
申请号：KR1020130169387
申请日：2013-12-31
Applicant: (재)한국나노기술원
IPC: H01L21/20
Abstract: 본발명은반도체소자에관한것으로서,기판상에화합물반도체층이형성되는반도체소자의제조방법에있어서, 상기반도체소자에트렌치구조를형성하기위해패터닝된마스크를준비하는제1단계와, 상기화합물반도체층을상기패터닝된마스크를이용하여기판과화합물반도체층의계면까지에칭하여상기기판의표면이노출되도록하는제2단계와, 상기노출된기판을기판영역에서측면식각을이용하여상기기판과화합물반도체층의계면에서일정깊이로식각된 "凸" 형상의트렌치구조를형성하는제3단계를포함하여이루어지는것을특징으로하는트렌치구조를가진반도체소자의제조방법및 그에의한반도체소자를기술적요지로한다. 이에의해기판에트렌치구조를형성하여기판과화합물반도체층의계면에서일정깊이까지기판영역이제거된트렌치구조에의해기생경로를분리시킴으로반도체소자의항복전압을개선하는이점이있다.
-
公开(公告)号：KR1020140010535A
公开(公告)日：2014-01-27
申请号：KR1020120076379
申请日：2012-07-13
Applicant: (재)한국나노기술원
CPC classification number: H01L33/22 , H01L33/0079 , H01L2933/0016 , H01L2933/0091
Abstract: The present invention relates to a method for manufacturing a vertical light emitting diode. The method for manufacturing a vertical light emitting diode of the present invention comprises the steps of growing a light emitting structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a substrate; forming a conductive support layer on the light emitting structure; separating the substrate from the light emitting structure; forming and patterning a mask layer so that the n-type semiconductor layer can be selectively exposed on the n-type semiconductor layer located at the upper part from the conductive support layer; treating the surface so that the etching speed can be relatively lowered when performing wet etching in the selectively exposed n-type semiconductor layer region; removing the mask layer; and forming an additional structure in the selectively exposed n-type semiconductor region by the patterned surface treatment while forming a concavo-convex structure by etching the n-type semiconductor layer in a wet etching manner, thereby improving light extraction efficiency by reducing etching speed when performing the wet etching process so that the additional structure can be formed as well as the concavo-convex structure formed in the conventional wet etching process.
Abstract translation: 本发明涉及垂直发光二极管的制造方法。 本发明的垂直发光二极管的制造方法包括在衬底上生长包括n型半导体层，有源层和p型半导体层的发光结构的步骤; 在所述发光结构上形成导电支撑层; 将衬底与发光结构分离; 形成和图案化掩模层，使得n型半导体层可以选择性地暴露在位于上部的位于导电支撑层的n型半导体层上; 处理该表面，使得在选择性暴露的n型半导体层区域中进行湿蚀刻时，蚀刻速度可以相对降低; 去除掩模层; 并且通过图案化表面处理在选择性暴露的n型半导体区域中形成附加结构，同时通过以湿蚀刻方式蚀刻n型半导体层而形成凹凸结构，从而通过降低蚀刻速度来提高光提取效率 进行湿蚀刻处理，以便可以形成附加结构以及在常规湿蚀刻工艺中形成的凹凸结构。
-
公开(公告)号：KR101335614B1
公开(公告)日：2013-12-02
申请号：KR1020120076381
申请日：2012-07-13
Applicant: (재)한국나노기술원
CPC classification number: H01L33/22 , H01L33/0079 , H01L33/36 , H01L2933/0091
Abstract: The present invention relates to a vertical light emitting diode element and a manufacturing method thereof. The vertical light emitting diode element given in the present invention includes a conductive support layer; a light emitting structure which includes a p-type semiconductor layer , an active layer, and an n-type semiconductor layer of a bumpy structure which are formed on the conductive support layer in order; a p-type electrode which is formed to be electrically connected to the p-type semiconductor layer between the conductive support layer and the p-type semiconductor; and an n-type electrode which is formed on the n-type semiconductor layer. The bumpy structure of the n-type semiconductor layer under the n-type electrode is finer than the bumpy structure of the n-type semiconductor layer, which is not covered by the n-type electrode. By doing so, even if the thickness of the electrode is reduced, the characteristics can be maintained at the same or higher level compared to the existing case where the wiring resistance of a first electrode is formed on a big bump in the light emitting area.
Abstract translation: 本发明涉及垂直发光二极管元件及其制造方法。 本发明中给出的垂直发光二极管元件包括导电支撑层; 发光结构，其包括依次形成在导电支撑层上的p型半导体层，有源层和颠簸结构的n型半导体层; p型电极，形成为与导电性支持层和p型半导体之间的p型半导体层电连接; 以及形成在n型半导体层上的n型电极。 n型电极下面的n型半导体层的颠簸结构比n型半导体层的凹凸结构更细，n型半导体层未被n型电极覆盖。 通过这样做，即使电极的厚度减小，与在发光区域中的大凸块上形成第一电极的布线电阻的现有情况相比，也可以将特性维持在相同或更高的水平。
-
Patent Agency Ranking
公开(公告)号：KR101244953B1
公开(公告)日：2013-03-18
申请号：KR1020110071164
申请日：2011-07-18
Applicant: (재)한국나노기술원
IPC: H01L33/14
Abstract: 본 발명은 수직형 발광다이오드 소자의 n형 전극의 영역에 수직적으로 대응되는 p형 질화갈륨층의 절연성을 p형 전극을 형성한 후 자기정렬 방식으로 선택적으로 증대시켜 전극 특성의 저하를 방지하고, 추가적인 공정 없이 전류 저지층을 형성하는 전류 저지층 구조의 수직형 발광다이오드 및 그 제조방법에 관한 것으로, n형 전극, n형 전극 하면에 형성된 n형 질화갈륨층, n형 질화갈륨층 하면에 형성된 활성층, 활성층 하면에 형성된 p형 질화갈륨층, p형 질화갈륨층에서 n형 전극의 영역과 수직적으로 대응되도록 형성된 전류 저지층, p형 질화갈륨층 하면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역 이외의 영역에 선택적으로 형성된 p형 전극, p형 전극 하면과 전류 저지층 하면에 형성된 금속층 및 금속층 하면에 형성된 도전성 지지층 을 포함하는 전 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR101220407B1
公开(公告)日：2013-01-21
申请号：KR1020100127504
申请日：2010-12-14
Applicant: (재)한국나노기술원
Abstract: 전류 확산 효과가 높도록 큰 두께를 갖지만 광 흡수는 적은 n형 반도체층을 포함하는 반도체 발광 소자를 제공한다. 본 발명에 따른 반도체 발광 소자는 도전성 기판; 상기 도전성 기판 상에 형성된 p형 전극; 상기 p형 전극 상에 순차적으로 적층된 p형 반도체층, 활성층 및 n형 반도체층을 구비하는 발광구조물; 및 상기 n형 반도체층 상에 형성된 n형 전극;을 포함하며, 상기 n형 반도체층은 상기 n형 전극과 인접하며 도핑 농도가 상대적으로 높은 고농도층과 상기 고농도층 아래에 도핑 농도가 상대적으로 낮은 저농도층을 포함한다.
Abstract translation: 提供了一种半导体发光器件，其包括具有大厚度的n型半导体层，以便具有高电流扩散效应但光吸收小。 根据本发明的半导体发光器件包括：导电衬底; 形成在导电衬底上的p型电极; 一种发光结构，包括依次堆叠在所述p型电极上的p型半导体层，有源层和n型半导体层; 和形成在所述n型半导体层上的n型电极包括n型半导体层邻接于n型电极，而相对高的高浓度层和所述高密度层下面的掺杂剂浓度的掺杂浓度相对低 还有一个低浓度层。
-
公开(公告)号：KR101219030B1
公开(公告)日：2013-01-21
申请号：KR1020110039866
申请日：2011-04-28
Applicant: (재)한국나노기술원
Abstract: 본 발명은 반도체 소자의 도전성 지지층이 요철구조로 이루어진 질화갈륨(GaN)을 기반으로 하는 질화갈륨계 수직형 발광다이오드(Light Emitting Diode; LED) 소자 및 그 제조방법에 관한 것으로, n형 전극, n형 전극 하면에 형성된 n형 질화갈륨층, n형 질화갈륨층 하면에 형성된 활성층, 활성층 하면에 형성된 p형 질화갈륨층, p형 질화갈륨층 하면에 형성된 p형 전극, p형 전극의 하면과 상기 p형 전극에서 노출된 상기 p형 질화갈륨층의 하면에 형성된 금속층 및 금속층 하면에 형성된 요철 구조의 도전성 지지층을 포함하는 것을 특징으로 한다.
나아가, 수직형 LED 소자 제조방법은 먼저, 반도체 기판 상에 순차적으로 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성한 후, p형 질화갈륨층의 상면에 p형 전극을 형성하는 단계, p형 전극의 상면과 p형 질화갈륨층의 상면에 금속층을 형성하는 단계, 금속층 전면에 감광액(Photoresist)을 도포하고, 포토리소그라피(Photolithography)공정을 활용하여 절단부(Street line) 영역에 감광액(Photoresist)패턴을 형성하는 단계, 감광액패턴이 형성된 금속층 전면에 도전성 지지층을 1차 형성하는 단계, 절단부(Street line) 영역에 형성된 감광액(Photoresist)을 제거하는 단계, 감광액이 제거된 상태에서 도전성 지지층을 2차 형성함으로써, 절단부 및 반도체 구조 영역의 두께가 상이한 요철 구조의 도전성 지지층을 형성하는 단계, 반도체 기판을 분리하는 단계, 소자 영역이외 영역의 질화갈륨층을 제거하는 단계 및 n형 질화갈륨층의 상면에 n형 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.-
公开(公告)号：KR1020120066257A
公开(公告)日：2012-06-22
申请号：KR1020100127504
申请日：2010-12-14
Applicant: (재)한국나노기술원
CPC classification number: H01L33/025 , H01L33/14
Abstract: PURPOSE: A semiconductor light emitting device is provided to improve light extraction efficiency by thickening an n type semiconductor layer to improve a current diffusion effect. CONSTITUTION: A p type electrode(135) is formed on a conductive substrate(140). A light emitting structure is formed on the p type electrode and includes a p type semiconductor layer(125), an active layer(120), and an n type semiconductor layer(115). The n type semiconductor layer includes a high density layer(115a) and a low density layer(115b,115c). An n type electrode(145) is formed on the n type semiconductor layer.
Abstract translation: 目的：提供半导体发光器件，以通过增加n型半导体层来提高光提取效率，从而提高电流扩散效应。 构成：在导电基板（140）上形成p型电极（135）。 在p型电极上形成发光结构，包括p型半导体层（125），有源层（120）和n型半导体层（115）。 n型半导体层包括高密度层（115a）和低密度层（115b，115c）。 n型电极（145）形成在n型半导体层上。
-
公开(公告)号：KR101411375B1
公开(公告)日：2014-06-26
申请号：KR1020110139021
申请日：2011-12-21
Applicant: (재)한국나노기술원
IPC: H01L33/44
Abstract: 본 발명은 누설전류 특성을 개선하기 위한 수직형 발광 다이오드 및 그 제조방법에 관한 것으로, 도전성 지지층, 상기 도전성 지지층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층, 상기 p형 전극 측벽에서 누설되는 전류를 방지하기 위해서 상기 도전성 지지층과 상기 p형 전극의 사이 인접부에 형성된 패시베이션층 및 상기 p형 반도체층 상의 일부분에 형성된 n형 전극을 포함하는 것을 특징으로 한다.
나아가, 수직형 발광 다이오드 제조방법은 먼저, 기판 상에 n형 반도체층, 활성층 및 반도체층을 형성하는 1단계, 상기 p형 반도체층 상에 금속물질로 이루어진 p형 전극을 형성하는 2단계, 상기 p형 전극 상에 도전성 지지층을 접합시킨 후, 상기 기판을 제거하는 3단계, 상기 기판을 제거하여 노출된 n형 반도체층부터 상기 p형 전극까지 측벽을 수직방향으로 메사 식각하는 4단계, 상기 메사 식각하여 노출된 p형 전극 및 상기 도전성 지지층 사이 인접부에 패시베이션층을 형성하는 5단계 및 상기 n형 반도체층 상에 n형 전극을 형성하는 6단계를 포함하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
