公开(公告)号：KR101249933B1

公开(公告)日：2013-04-03

申请号：KR1020110076919

申请日：2011-08-02

Applicant: (재)한국나노기술원

Inventor： 김창환 ,  박형호 ,  강호관 ,  이종근 ,  고철기

IPC: H01L21/027

Abstract: 본 발명은 감광성 금속-유기물 전구체의 열처리에 의해 패턴의 선폭 및 깊이 변경이 용이한 임프린트용 마이크로 스탬프(Micro Patterned Stamp for Imprint Lithography)를 이용한 마이크로-나노 하이브리드 스탬프 및 그 제조방법에 관한 것으로, ㎛ 또는 ㎚ 크기 단위로 패턴이 형성된 기판을 제공하는 단계, 패턴이 형성된 기판에 감광성 금속-유기물 전구체를 도포하는 단계, 몰드로 기판에 도포된 감광성 금속-유기물 전구체를 가압하여, 감광성 금속-유기물 전구체층을 형성하는 단계, 감광성 금속-유기물 전구체층에서 건식 또는 습식 식각으로 몰드를 제거하는 단계, 감광성 금속-유기물 전구체층을 건식 또는 습식 식각하여, 기판 영역과 패턴 영역을 평탄화하는 단계, 패턴 영역에 매립된 금속-유기물 전구체층을 열처리하여, 패턴 영역에 ㎚ 크기 단위의 금속산화박막 패턴이 형성된 임프린트용 마이크로 스탬프(Micro Patterned Stamp for Imprint Lithography)를 취득하는 단계, 폴리머로 이루어진 스탬프용 기판을 제공하는 단계, 스탬프용 기판 상부에 자외선 경화 수지(UV Curable Resin)를 증착 또는 코팅하는 단계, 임프린트용 마이크로 스탬프(Micro Patterned Stamp for Imprint Lithography)를 이용해 자외선 경화 수지(UV Curable Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 형성하여 마이크로-나노 하이브리드 스탬프를 취득하는 단계를 포함한다.

公开(公告)号：KR101711551B1

公开(公告)日：2017-03-03

申请号：KR1020150033954

申请日：2015-03-11

Applicant: (재)한국나노기술원

Inventor： 정상현 ,  박형호 ,  김창환 ,  임웅선 ,  강호관 ,  최재혁 ,  박원규 ,  성호근 ,  신현범 ,  박경호 ,  이재진

IPC: B82B3/00 ,  B82B1/00 ,  H01L21/027 ,  H01L21/02

Abstract: 본발명은금속산화물나노입자구조체에관한것으로서, 기판상에금속레지스트를코팅하여, 금속레지스트층을형성하는제1단계와, 상기금속레지스트층을패턴화하여, 상기기판의일부영역을노출시키고, 일정주기(c), 폭(a) 및높이(b)를갖는금속레지스트패턴을형성하는제2단계및 상기금속레지스트패턴에에너지를가하여, 상기금속레지스트에포함된유기물의분해및 금속분자간 응집에따른상기금속레지스트패턴의주기(c), 폭(a) 및높이에대응하여일정주기(e),(f), 크기(d)를갖는패턴화된금속산화물나노입자구조체를형성하는제3단계를포함하여이루어지는것을특징으로하는패턴화된금속산화물나노입자구조체의제조방법및 이에의해제조된패턴화된금속산화물나노입자구조체를기술적요지로한다. 이에의해본 발명은, 기판상에금속레지스트를코팅하여패턴을형성하고, 에너지를가하여금속레지스트에포함된유기물의분해및 금속분자간 응집에따라소정의주기및 크기를갖는패턴화된금속산화물나노입자구조체를형성하여, 간단한방법으로나노입자의위치와크기및 배열주기의제어가용이하여미세패턴의제작이용이한이점이있다.

Abstract translation: 本发明涉及金属氧化物纳米颗粒结构，本发明的技术要点在于制造图案化的金属氧化物纳米颗粒结构的方法和由其制造的图案化的金属氧化物纳米颗粒结构，其中该方法包括：第一 在基板上涂覆金属抗蚀剂以形成金属抗蚀剂层的步骤; 用于图案化金属抗蚀剂层的第二步骤，暴露基底的区域并形成在该区域上具有特定间隔（c），宽度（a）和高度（b）的金属抗蚀剂图案; 以及第三步骤，用于激励金属抗蚀剂图案以形成具有间隔（e），（f）和尺寸（d）的金属氧化物纳米颗粒结构，所述区间（c），宽度（a）和高度 金属抗蚀剂图案由于有机物的降解和金属抗蚀剂中所含的金属分子的聚集而引起。 因此，通过在基板上涂覆金属抗蚀剂以形成图案并激发图案，以形成由于有机物的降解和包含在金属抗蚀剂中的金属分子的聚集而具有一定间隔和尺寸的图案化金属氧化物纳米颗粒结构， 本发明提供了制造微图案的有利方法，其中可以容易地控制纳米颗粒的位置，尺寸和排列间隔。

公开(公告)号：KR101548241B1

公开(公告)日：2015-08-28

申请号：KR1020130169387

申请日：2013-12-31

Applicant: (재)한국나노기술원

Inventor： 김동현 ,  고유민 ,  성호근 ,  윤홍민 ,  김창환 ,  박덕수

IPC: H01L21/20

Abstract: 본발명은반도체소자에관한것으로서,기판상에화합물반도체층이형성되는반도체소자의제조방법에있어서, 상기반도체소자에트렌치구조를형성하기위해패터닝된마스크를준비하는제1단계와, 상기화합물반도체층을상기패터닝된마스크를이용하여기판과화합물반도체층의계면까지에칭하여상기기판의표면이노출되도록하는제2단계와, 상기노출된기판을기판영역에서측면식각을이용하여상기기판과화합물반도체층의계면에서일정깊이로식각된 "凸" 형상의트렌치구조를형성하는제3단계를포함하여이루어지는것을특징으로하는트렌치구조를가진반도체소자의제조방법및 그에의한반도체소자를기술적요지로한다. 이에의해기판에트렌치구조를형성하여기판과화합물반도체층의계면에서일정깊이까지기판영역이제거된트렌치구조에의해기생경로를분리시킴으로반도체소자의항복전압을개선하는이점이있다.

公开(公告)号：KR101419523B1

公开(公告)日：2014-07-14

申请号：KR1020120155896

申请日：2012-12-28

Applicant: (재)한국나노기술원

Inventor： 김창환 ,  황선용 ,  정상현 ,  신현범 ,  강호관 ,  고철기

IPC: H01L21/027

Abstract: 본 발명은 나노패턴을 가지는 금속 필름을 제조하는 방법에 관한 것으로서, 나노패턴을 가지는 금속 필름을 제조하는 방법에 있어서, 기판 상층에 희생층을 형성하는 제1단계와, 상기 희생층 상층에 도금을 위한 시드층을 형성하는 제2단계와, 전기 도금을 통하여 상기 시드층 상에 금속 필름을 형성하는 제3단계와, 상기 금속 필름 상층에 감광성 수지층을 형성한 후 노광 패터닝 및 현상 공정을 거쳐 상기 금속 필름 상층에 감광성 수지로 이루어진 나노패턴을 형성하는 제4단계 및 상기 희생층을 제거하여 상기 기판으로부터 나노패턴이 형성된 금속 필름을 분리시키는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속 필름의 제조방법을 기술적 요지로 한다. 이에 의해 본 발명은 공정의 단순화로 공정 비용 및 공정 시간을 절감시키면서 100nm 이하의 미세한 나노패턴을 균일하게 형성시킬 수 있으며, 간단하게 나노패턴을 가지는 금속 필름을 제조할 수 있는 이점이 있다.

公开(公告)号：KR1020140010535A

公开(公告)日：2014-01-27

申请号：KR1020120076379

申请日：2012-07-13

Applicant: (재)한국나노기술원

Inventor： 김동현 ,  최재혁 ,  배성주 ,  주인찬 ,  김창환 ,  신찬수

IPC: H01L33/22 ,  H01L33/12

CPC classification number: H01L33/22 ,  H01L33/0079 ,  H01L2933/0016 ,  H01L2933/0091

Abstract: The present invention relates to a method for manufacturing a vertical light emitting diode. The method for manufacturing a vertical light emitting diode of the present invention comprises the steps of growing a light emitting structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a substrate; forming a conductive support layer on the light emitting structure; separating the substrate from the light emitting structure; forming and patterning a mask layer so that the n-type semiconductor layer can be selectively exposed on the n-type semiconductor layer located at the upper part from the conductive support layer; treating the surface so that the etching speed can be relatively lowered when performing wet etching in the selectively exposed n-type semiconductor layer region; removing the mask layer; and forming an additional structure in the selectively exposed n-type semiconductor region by the patterned surface treatment while forming a concavo-convex structure by etching the n-type semiconductor layer in a wet etching manner, thereby improving light extraction efficiency by reducing etching speed when performing the wet etching process so that the additional structure can be formed as well as the concavo-convex structure formed in the conventional wet etching process.

Abstract translation: 本发明涉及垂直发光二极管的制造方法。 本发明的垂直发光二极管的制造方法包括在衬底上生长包括n型半导体层，有源层和p型半导体层的发光结构的步骤; 在所述发光结构上形成导电支撑层; 将衬底与发光结构分离; 形成和图案化掩模层，使得n型半导体层可以选择性地暴露在位于上部的位于导电支撑层的n型半导体层上; 处理该表面，使得在选择性暴露的n型半导体层区域中进行湿蚀刻时，蚀刻速度可以相对降低; 去除掩模层; 并且通过图案化表面处理在选择性暴露的n型半导体区域中形成附加结构，同时通过以湿蚀刻方式蚀刻n型半导体层而形成凹凸结构，从而通过降低蚀刻速度来提高光提取效率 进行湿蚀刻处理，以便可以形成附加结构以及在常规湿蚀刻工艺中形成的凹凸结构。

公开(公告)号：KR101294009B1

公开(公告)日：2013-08-07

申请号：KR1020120000560

申请日：2012-01-03

Applicant: (재)한국나노기술원

Inventor： 정상현 ,  김창환 ,  신현범 ,  강호관 ,  이재진 ,  고철기

IPC: H01L31/06 ,  H01L31/0236 ,  H01L31/042 ,  H01L33/22

CPC classification number: Y02E10/50

Abstract: 본 발명은 광전자 소자의 활성층을 요철 또는 만곡형상으로 형성하여 활성층의 표면적을 증가시키고, 광 추출 효율 및 광 흡수 효율을 향상시키는 나노 그레이스케일 패턴의 활성층을 포함하는 광전자 소자 및 그 제조방법에 관한 것으로, 도전성 기판 상에 형성된 반도체 층. 반도체 층 상에 형성되며, 상부가 요철 또는 만곡 구조으로 이루어진 n형 반도체 층, n형 반도체 층 상에 형성되며, 요철 또는 만곡 구조으로 이루어진 활성층 및 활성층 상에 형성된 p형 반도체 층을 포함하는 것을 특징으로 한다.
나아가, 본 발명에 따른 나노 그레이스케일 패턴의 활성층을 포함하는 광전자 소자 제조방법은 기판 상에 형성된 반도체 층의 상부에 n형 반도체 층을 형성하는 단계, n형 반도체 층의 상부에 레지스트(Resist)를 코팅하는 단계, 리소그래피(Lithography) 공정으로 레지스트를 요철 또는 만곡 구조로 패터닝하는 단계, 패터닝된 레지스트를 식각하여 n형 반도체 층에 요철 또는 만곡형상을 형성한 후, 버퍼 층을 형성하는 단계, 버퍼 층의 상부에 요철 또는 만곡 구조의 활성층을 형성하는 단계 및 활성층의 상부에 p형 반도체 층을 형성하여 나노 그레이스케일 패턴의 활성층을 포함하는 광전자 소자를 취득하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1020130015091A

公开(公告)日：2013-02-13

申请号：KR1020110076919

申请日：2011-08-02

Applicant: (재)한국나노기술원

Inventor： 김창환 ,  박형호 ,  강호관 ,  이종근 ,  고철기

IPC: H01L21/027

CPC classification number: H01L21/0274 ,  G03F7/0002 ,  G03F7/2012

Abstract: PURPOSE: A micro-nano hybrid stamp using a micro patterned stamp for imprint lithography and a manufacturing method thereof are provided to remove an additional stamp by easily changing the linewidth, depth or shape of a multilevel pattern through the thermal process of a metal-organic precursor layer. CONSTITUTION: A substrate(105) for a stamp is made of polymer. A UV curable resin(106) is deposited or coated on the upper side of the substrate for the stamp. A micro-nano hybrid stamp(107) is obtained by forming a multilevel stamp on the upper side of the UV curable resin. A micro patterned stamp for imprint lithography is formed by thermally processing a metal-organic precursor layer buried in a pattern region. An engraved or embossed multilevel pattern(108) is formed by an imprint lithography process.

Abstract translation: 目的：提供使用用于压印光刻的微图案印模的微纳米混合印模及其制造方法，以通过容易地通过金属有机物的热过程改变多层图案的线宽，深度或形状来移除附加印模 前体层。 构成：用于印章的基板（105）由聚合物制成。 紫外线固化树脂（106）沉积或涂覆在用于印模的基板的上侧。 通过在UV固化树脂的上侧形成多层印模获得微纳米混合印模（107）。 用于压印光刻的微图案印模通过热处理掩埋在图案区域中的金属有机前体层形成。 通过压印光刻工艺形成雕刻或压花多层图案（108）。

公开(公告)号：KR101598845B1

公开(公告)日：2016-03-03

申请号：KR1020140178692

申请日：2014-12-11

Applicant: (재)한국나노기술원

Inventor： 김창환 ,  박형호 ,  신현범

IPC: H01L33/00 ,  H01L21/306 ,  H01L21/027

CPC classification number: H01L33/00 ,  H01L21/027 ,  H01L21/306 ,  Y10S148/056

Abstract: 본발명은습식식각을통한복합패턴의제조방법및 이를이용한발광다이오드에관한것으로, 발광다이오드의제조방법에있어서, 기판상에 p형전극을형성하는단계와, 상기 p형전극상에 p형 GaN계반도체층을형성하는단계와, 상기 p형 GaN계반도체층상에전자와정공을발생시켜빛을방출하는 GaN계활성층을형성하는단계와, 상기 GaN계활성층상층에 n형 GaN계반도체층을형성하는단계와, 상기 n형 GaN계반도체층상에 1차패턴의형상에대응되어, 상기 n형 GaN계반도체층의일부영역을노출시키는포토레지스트패턴을형성하는단계와, 상기노출된 n형 GaN계반도체층상에버퍼층을형성하고, 상기포토레지스트패턴을제거하여버퍼층으로이루어진마스크패턴층을형성하는단계와, 상기마스크패턴층을마스크로하여습식식각을진행하여상기 1차패턴의모양에대응하여 2차패턴이복합된복합패턴을상기 n형 GaN계반도체층에형성하는단계및 상기복합패턴이형성된 n형 GaN계반도체층상의일부영역에 n형전극을형성하는단계를포함하여이루어지는것을특징으로하는습식식각을통한복합패턴이형성된 GaN계발광다이오드의제조방법및 이에의해제조된 GaN계발광다이오드를기술적요지로한다. 이에의해일반적인사진식각공정과습식식각공정으로두 가지이상의복합된복합패턴을제조함으로써, 하나의패턴또는표면거칠기로이루어지는광추출구조에비해우수한광추출구조를매우단순한공정으로제조할수 있어, 발광다이오드분야에널리용이하게적용할수 있는이점이있다.

Abstract translation: 本发明涉及通过湿式蚀刻的复合图案的制造方法和使用其的发光二极管。 发光二极管的制造方法包括以下步骤：在基板上形成p型电极; 形成p型GaN基半导体层; 形成GaN基活化层; 形成n型GaN基半导体层; 形成光致抗蚀剂图案; 形成掩模图案层; 在n型GaN基半导体层上形成复合图案; 并形成n型电极。

公开(公告)号：KR101419525B1

公开(公告)日：2014-07-14

申请号：KR1020120153425

申请日：2012-12-26

Applicant: (재)한국나노기술원

Inventor： 정상현 ,  김창환 ,  신현범 ,  강호관 ,  이재진 ,  고철기

IPC: H01L33/22 ,  H01L33/20

Abstract: 본 발명은 반도체 발광 다이오드 소자에 있어서, 반도체 발광 다이오드 소자의 제조 방법에 있어서, 기판 상층에 제1레지스트층을 형성하는 제1단계와, 상기 제1레지스트층을 패터닝하여 제1블락킹(blocking) 마스크를 형성하는 제2단계와, 상기 제1블락킹 마스크 상층 및 상기 기판 상층에 제1블락킹 패턴층을 증착하는 제3단계와, 상기 제1블락킹 마스크를 제거하여 기판 상층에 "┰" 형태의 3차원 제1블락킹 패턴을 형성하는 제4단계와, 상기 제1블락킹 패턴 형성 후 제2레지스트층을 형성하는 제5단계와, 상기 제2레지스트층을 패터닝하여 제2블락킹 마스크를 형성하는 제6단계와, 상기 제2블락킹 마스크 상층 및 상기 기판 상층에 제2블락킹 패턴층을 증착하는 제7단계와, 상기 제2블락킹 마스크를 제거하여, 기판 상층에 상기 제1블락킹 패턴 사이의 영역에 � �텝형으로 형성되며, 상기 제1블락킹 패턴 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태의 3차원 제2블락킹 패턴을 형성하는 제8단계와, 상기 제2블락킹 패턴 형성 후, 반도체층을 증착하는 제9단계를 포함하여 이루어지는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자를 기술적 요지로 한다. 이에 의해 기판 상에 스텝형 3차원 블락킹 패턴을 형성하여 반도체층 형성시 발생하는 결함을 줄여서 발광 다이오드 소자의 효율을 개선시키는 이점이 있다.

公开(公告)号：KR1020140083535A

公开(公告)日：2014-07-04

申请号：KR1020120153420

申请日：2012-12-26

Applicant: (재)한국나노기술원

Inventor： 정상현 ,  김창환 ,  신현범 ,  강호관 ,  이재진 ,  고철기

IPC: H01L33/22 ,  H01L33/20

CPC classification number: H01L33/0079 ,  H01L33/22 ,  H01L33/32

Abstract: A technological subject matter of the present invention is to provide a method of fabricating a semiconductor light emitting diode device using a 3-D blocking pattern and a semiconductor light emitting diode device fabricated by the same. The method of fabricating the semiconductor light emitting diode device includes a first step of forming a resist layer on a top of a substrate; a second step of forming a 3-D blocking mask by patterning the resist layer; a third step of depositing a blocking pattern layer on the 3-D blocking mask; a fourth step of forming a 3-D blocking pattern in a ″T″ shape on a top of the substrate by removing the 3-D blocking mask; and a fifth step of depositing a semiconductor layer after the 3-D blocking pattern is formed. Thus, the present invention has an advantage of improving efficiency of the light emitting diode device by reducing defects occurring when forming the semiconductor layer by forming the 3-D blocking pattern on the top of the substrate.

Abstract translation: 本发明的技术主题是提供一种制造使用3-D阻挡图案的半导体发光二极管器件和由其制造的半导体发光二极管器件的方法。 制造半导体发光二极管器件的方法包括在衬底的顶部上形成抗蚀剂层的第一步骤; 通过图案化抗蚀剂层形成3-D阻挡掩模的第二步骤; 在3-D阻挡掩模上沉积阻挡图案层的第三步骤; 通过去除3-D阻挡掩模在衬底的顶部上形成“T”形的3-D阻挡图案的第四步骤; 以及在形成3-D阻挡图案之后沉积半导体层的第五步骤。 因此，本发明具有通过在衬底的顶部形成3-D阻挡图案来减少形成半导体层时发生的缺陷而提高发光二极管器件效率的优点。