公开(公告)号：CN110914957A

公开(公告)日：2020-03-24

申请号：CN201880047322.8

申请日：2018-07-09

Applicant: 三井化学东赛璐株式会社

Inventor： 畦崎崇 ,  镰田润 ,  森本哲光 ,  木下仁

IPC: H01L21/301 ,  H01L23/00 ,  H05K9/00

Abstract: 本发明的电子装置的制造方法包括下述工序：工序(A)，准备结构体(60)，所述结构体(60)具备具有电路形成面(10A)的电子部件(10)、以及粘着性层叠膜(50)，该粘着性层叠膜(50)依次具有基材层(20)、凹凸吸收性树脂层(30)和粘着性树脂层(40)，且粘着性树脂层(40)侧粘贴于电子部件(10)的电路形成面(10A)以保护电路形成面(10A)；工序(B)，在粘贴于粘着性层叠膜(50)的状态下，对于电子部件(10)形成电磁波屏蔽层(70)。

公开(公告)号：CN110915318A

公开(公告)日：2020-03-24

申请号：CN201880047544.X

申请日：2018-07-09

Applicant: 三井化学东赛璐株式会社

Inventor： 畦崎崇 ,  镰田润 ,  森本哲光 ,  木下仁

IPC: H05K9/00 ,  H01L21/301 ,  H01L21/304

Abstract: 本发明的电子装置的制造方法依次包括下述工序：工序(A)，准备结构体(60)，所述结构体(60)具备具有电路形成面(10A)的电子部件(10)、以及粘着性层叠膜(50)，该粘着性层叠膜(50)具有基材层(20)和粘着性树脂层(40)，且粘着性树脂层(40)侧粘贴于电子部件(10)的电路形成面(10A)以保护电路形成面(10A)；工序(B)，在粘贴于粘着性层叠膜(50)的状态下，对电子部件(10)的与电路形成面(10A)相反侧的面进行背面研磨；工序(C)，在粘贴于粘着性层叠膜(50)的状态下，对电子部件(10)进行切割；工序(D)，在粘贴于粘着性层叠膜(50)的状态下，对于被单片化了的电子部件(10)形成电磁波屏蔽层(70)，在工序(A)、工序(B)、工序(C)和工序(D)中，作为粘着性层叠膜(50)，使用同一个粘着性层叠膜。

公开(公告)号：CN105264645B

公开(公告)日：2018-05-01

申请号：CN201480028844.5

申请日：2014-05-22

Applicant: 三井化学东赛璐株式会社

Inventor： 宇杉真一 ,  五十岚康二 ,  森本哲光

IPC: H01L21/304

CPC classification number: H01L21/6835 ,  B32B43/006 ,  C09J5/00 ,  C09J2203/326 ,  C09J2205/302 ,  C09J2205/31 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2221/68386

Abstract: 本发明的电子构件的剥离方法是从在支持基板(12)上经由粘接膜(14)而贴附有电子构件(16)的叠层体(10)剥离电子构件(16)的方法，粘接膜(14)在支持基板(12)侧具备自剥离型粘接层(17)，并且具备电子构件(16)侧的面(14a)的至少一部分露出了的区域A，所述电子构件的剥离方法包含下述工序：对区域A赋予能量，使区域A的支持基板(12)与自剥离型粘接层(17)的粘接力降低的工序，进一步赋予能量，以粘接力降低了的区域A的支持基板(12)与自剥离型粘接层(17)的界面作为起点，使支持基板(12)与自剥离型粘接层(17)的粘接力降低而除去支持基板(12)的工序，以及从电子构件(16)除去粘接膜(14)，剥离电子构件(16)的工序。

公开(公告)号：CN103748664B

公开(公告)日：2016-04-20

申请号：CN201280038816.2

申请日：2012-08-09

Applicant: 三井化学东赛璐株式会社

Inventor： 林下英司 ,  尾崎胜敏 ,  酒井充 ,  森本哲光 ,  小野博之 ,  国重仁志

IPC: H01L21/304 ,  C09J7/02 ,  C09J11/06 ,  C09J133/08

CPC classification number: C08F220/18 ,  B32B27/08 ,  B32B27/32 ,  B32B27/36 ,  B32B2457/14 ,  C08F222/1006 ,  C09J7/29 ,  C09J133/14 ,  C09J2201/122 ,  C09J2201/162 ,  C09J2201/622 ,  C09J2203/326 ,  C09J2423/006 ,  C09J2467/006 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  C08F2220/1858 ,  C08F2220/1808 ,  C08F2220/325 ,  C08F220/14 ,  C08F2222/104 ,  C08F2222/1046

Abstract: 本发明提供一种即便对于硬且脆的半导体晶片，亦可无破损地进行背面磨削的半导体晶片表面保护用膜。具体而言，本发明提供一种半导体晶片表面保护用膜，其包括：在150℃的储存弹性模量GA（150）为1MPa以上的基材层（A），以及在120℃～180℃的任意温度的储存弹性模量GB（120～180）为0.05MPa以下、且在40℃的储存弹性模量GB（40）为10MPa以上的软化层（B）。

公开(公告)号：CN105264645A

公开(公告)日：2016-01-20

申请号：CN201480028844.5

申请日：2014-05-22

Applicant: 三井化学东赛璐株式会社

Inventor： 宇杉真一 ,  五十岚康二 ,  森本哲光

IPC: H01L21/304

CPC classification number: H01L21/6835 ,  B32B43/006 ,  C09J5/00 ,  C09J2203/326 ,  C09J2205/302 ,  C09J2205/31 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2221/68386

Abstract: 本发明的电子构件的剥离方法是从在支持基板(12)上经由粘接膜(14)而贴附有电子构件(16)的叠层体(10)剥离电子构件(16)的方法，粘接膜(14)在支持基板(12)侧具备自剥离型粘接层(17)，并且具备电子构件(16)侧的面(14a)的至少一部分露出了的区域A，所述电子构件的剥离方法包含下述工序：对区域A赋予能量，使区域A的支持基板(12)与自剥离型粘接层(17)的粘接力降低的工序，进一步赋予能量，以粘接力降低了的区域A的支持基板(12)与自剥离型粘接层(17)的界面作为起点，使支持基板(12)与自剥离型粘接层(17)的粘接力降低而除去支持基板(12)的工序，以及从电子构件(16)除去粘接膜(14)，剥离电子构件(16)的工序。

公开(公告)号：CN105247661A

公开(公告)日：2016-01-13

申请号：CN201480030286.6

申请日：2014-05-22

Applicant: 三井化学东赛璐株式会社

Inventor： 森本哲光 ,  片冈真 ,  福本英树

IPC: H01L21/304 ,  B32B27/30 ,  C09J7/02 ,  C09J133/00 ,  H01L21/301

CPC classification number: H01L21/6836 ,  B32B27/06 ,  B32B27/08 ,  B32B27/30 ,  B32B2457/14 ,  C08F222/1006 ,  C09J7/29 ,  C09J133/10 ,  C09J2201/162 ,  C09J2203/326 ,  C09J2433/006 ,  H01L21/02057 ,  H01L21/6835 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2221/6834 ,  H01L2221/68381 ,  C08F2220/1858 ,  C08F2220/1808 ,  C08F2220/325 ,  C08F220/14

Abstract: 本发明提供半导体晶片保护用膜，其具有基材层(A)和形成于上述基材层(A)上的粘着层(C)，上述基材层(A)包含聚合物，上述聚合物利用van Krevelen法求出的溶解参数为9以上。

公开(公告)号：CN105492557B

公开(公告)日：2018-11-02

申请号：CN201480047307.5

申请日：2014-08-21

Applicant: 三井化学东赛璐株式会社

Inventor： 宇杉真一 ,  五十岚康二 ,  森本哲光

IPC: C09J7/20 ,  C09J7/25 ,  C09J7/38 ,  B32B27/00 ,  C09J201/00 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31

Abstract: 本发明的粘接膜层叠有基材层和自剥离性粘接层，上述基材层的流动方向的热收缩率(MD方向的热收缩率)、以及与流动方向正交的方向的热收缩率(TD方向的热收缩率)满足以下条件：(1)以150℃加热30分钟后，0.4≤|MD方向的热收缩率/TD方向的热收缩率|≤2.5，MD方向的热收缩率和TD方向的热收缩率的平均≤2％；(2)以200℃加热10分钟后，0.4≤|MD方向的热收缩率/TD方向的热收缩率|≤2.5，MD方向的热收缩率和TD方向的热收缩率的平均≥3％。

公开(公告)号：CN107750386A

公开(公告)日：2018-03-02

申请号：CN201680038179.7

申请日：2016-07-01

Applicant: 三井化学东赛璐株式会社

Inventor： 镰田润 ,  川崎登 ,  宇杉真一 ,  助川诚 ,  木下仁 ,  五十岚康二 ,  森本哲光

IPC: H01L21/304 ,  B32B27/00 ,  B32B27/30 ,  C09J7/20 ,  C09J133/04 ,  C09J201/02 ,  H01L21/683

CPC classification number: H01L21/6836 ,  B32B27/00 ,  B32B27/30 ,  C09J7/30 ,  C09J133/04 ,  C09J133/10 ,  C09J201/02 ,  C09J2201/36 ,  C09J2201/622 ,  C09J2203/326 ,  C09J2433/00 ,  C09J2463/00 ,  H01L21/283 ,  H01L21/304 ,  H01L21/683 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386

Abstract: 本发明的目的在于提供一种半导体晶片表面保护膜，其可良好地追随于半导体晶片的电路形成面的凹凸而贴附、且即便经过高温工序的情形时也可抑制剥离时的晶片的破裂、残胶。本发明的半导体晶片表面保护膜依次具有基材层A、粘着性吸收层B及粘着性表层C，粘着性吸收层B包含含有热固性树脂b1的粘着剂组合物，粘着性吸收层B的于25℃以上且小于250℃的范围内的储能模量G'b的最小值G'bmin为0.001MPa以上且小于0.1MPa，250℃时的储能模量G'b250为0.005MPa以上，且显示出G'bmin的温度为50℃以上且150℃以下，粘着性表层C的于25℃以上且小于250℃的范围内的储能模量G'c的最小值G'cmin为0.03MPa以上。

公开(公告)号：CN105492557A

公开(公告)日：2016-04-13

申请号：CN201480047307.5

申请日：2014-08-21

Applicant: 三井化学东赛璐株式会社

Inventor： 宇杉真一 ,  五十岚康二 ,  森本哲光

IPC: C09J7/02 ,  B32B27/00 ,  C09J201/00 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31

CPC classification number: H01L21/565 ,  B32B3/085 ,  B32B7/12 ,  B32B25/12 ,  B32B25/18 ,  B32B27/06 ,  B32B27/08 ,  B32B27/18 ,  B32B27/281 ,  B32B27/34 ,  B32B27/36 ,  B32B2307/306 ,  B32B2307/736 ,  B32B2307/748 ,  B32B2405/00 ,  B32B2457/00 ,  B32B2457/14 ,  C09J7/20 ,  C09J7/255 ,  C09J7/385 ,  C09J201/00 ,  C09J2201/134 ,  C09J2201/606 ,  C09J2203/326 ,  C09J2433/00 ,  C09J2467/006 ,  C09J2477/006 ,  C09J2479/086 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L24/19 ,  H01L24/26 ,  H01L24/96 ,  H01L2221/68381 ,  H01L2224/12105 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 本发明的粘接膜层叠有基材层和自剥离性粘接层，上述基材层的流动方向的热收缩率(MD方向的热收缩率)、以及与流动方向正交的方向的热收缩率(TD方向的热收缩率)满足以下条件：(1)以150℃加热30分钟后，0.4≤|MD方向的热收缩率/TD方向的热收缩率|≤2.5，MD方向的热收缩率和TD方向的热收缩率的平均≤2％；(2)以200℃加热10分钟后，0.4≤|MD方向的热收缩率/TD方向的热收缩率|≤2.5，MD方向的热收缩率和TD方向的热收缩率的平均≥3％。

公开(公告)号：CN103748664A

公开(公告)日：2014-04-23

申请号：CN201280038816.2

申请日：2012-08-09

Applicant: 三井化学东赛璐株式会社

Inventor： 林下英司 ,  尾崎胜敏 ,  酒井充 ,  森本哲光 ,  小野博之 ,  国重仁志

IPC: H01L21/304 ,  C09J7/02 ,  C09J11/06 ,  C09J133/08

CPC classification number: C08F220/18 ,  B32B27/08 ,  B32B27/32 ,  B32B27/36 ,  B32B2457/14 ,  C08F222/1006 ,  C09J7/29 ,  C09J133/14 ,  C09J2201/122 ,  C09J2201/162 ,  C09J2201/622 ,  C09J2203/326 ,  C09J2423/006 ,  C09J2467/006 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  C08F2220/1858 ,  C08F2220/1808 ,  C08F2220/325 ,  C08F220/14 ,  C08F2222/104 ,  C08F2222/1046 ,  C09J133/08

Abstract: 本发明提供一种即便对于硬且脆的半导体晶片，亦可无破损地进行背面磨削的半导体晶片表面保护用膜。具体而言，本发明提供一种半导体晶片表面保护用膜，其包括：在150℃的储存弹性模量GA（150）为1MPa以上的基材层（A），以及在120℃～180℃的任意温度的储存弹性模量GB（120～180）为0.05MPa以下、且在40℃的储存弹性模量GB（40）为10MPa以上的软化层（B）。