-
公开(公告)号：WO2011112059A2
公开(公告)日：2011-09-15
申请号：PCT/KR2011/001769
申请日：2011-03-14
Applicant: 고려대학교 산학협력단 , 김규태 , 나준홍 , 허정환
IPC: H01L31/00
CPC classification number: G01N27/127 , B82Y30/00 , G01N27/4146
Abstract: 본 발명은 나노 물질을 브리지 회로의 저항으로 적용한 센서 시스템을 공개한다. 본 발명은 환경 변화에 대한 반응성이 뛰어난 나노 물질을 반응 물질로 이용함으로써, 보다 미세한 환경 변화에 대해서도 신뢰할 수 있는 측정 결과를 얻을 수 있다. 또한, 본 발명은 나노 물질을 센서에 많이 이용되는 브리지회로의 저항으로 이용하고, 대상 물질의 측정에 이용되는 나노 물질 영역을 제외한 나머지 영역은 유전체로 매립하여 외부 환경에 노출되지 않도록 보호함으로써, 시간이 지남에 따라서 발생하는 센서의 성능 열화를 최소화하였다. 또한, 본 발명은 나노 물질 위에 형성된 게이트에 전압을 인가하여 나노 물질에 전계를 형성함으로써, 나노 물질의 저항을 변화시킬 수 있다. 따라서, 휘트스톤 브리지 회로의 저항을 구성하는 나노 물질의 저항을 사용자의 의도대로 설정할 수 있으며, 이에 따라서 성능 열화에 대한 저항값을 보정함으로써, 성능 열화 및 외부 잡음에 의한 측정값의 변화를 배제하고, 실제로 외부 환경 변화에 의해서 변화된 저항값만을 측정하고, 저항값에 대응되는 대상 물질의 존재 여부 및 농도를 측정할 수 있으므로, 보다 신뢰성 있는 측정이 가능하다. 또한, 본 발명은 휘트스톤 브리지 회로의 내부 평형 조건을 자동으로 조절할 수 있는 회로 장치와 하나의 반도체칩에 일체로 구현되어, 사용자가 일일이 조건을 설정할 필요없이 자동으로 오차를 보정할 수 있다.
Abstract translation: 本发明公开了一种传感器系统，其中应用纳米材料作为电桥电路的电阻。 通过使用对环境变化具有优异反应性的纳米材料作为反应材料，即使对于微观环境变化也可获得可靠的测量结果。 另外，本发明通过从被用作桥接电路，其被广泛使用的纳米材料对传感器的电阻器保护，并且被用于测量的物质比纳米材料区域之外的剩余区域被嵌入在电介质被暴露于外部环境中，时间 随着时间的推移传感器的性能下降被最小化。 此外，本发明可以通过向在纳米材料上形成的栅极施加电压以在纳米材料中形成电场来改变纳米材料的电阻。 因此，有可能通过校正性能恶化的电阻值来设定构成惠斯登电桥电路的电阻的纳米材料的电阻，作为用户的意图，因此，和不包括在所测量的值由于性能劣化的变化，并且外部噪声 ，可以仅测量由外部环境变化而改变的电阻值，并且测量与电阻值相对应的物质的存在和浓度，从而可以进行更可靠的测量。 此外，本发明与惠斯登电桥电路一体地实现，其中的半导体芯片，其可以控制，用户的可校准自动误差而不需要内部平衡自动电路装置被设置为单独的状态。< / p>
-
公开(公告)号：KR1020120042236A
公开(公告)日：2012-05-03
申请号：KR1020100103829
申请日：2010-10-25
Applicant: 고려대학교 산학협력단
IPC: G01N27/12 , G01N27/414 , H01L29/78
CPC classification number: G01N27/12 , G01N27/414 , H01L29/0669 , H01L29/78
Abstract: PURPOSE: A gas detecting device and a method thereof are provided to efficiently sense a gas by using a nano-wire without influences of a contact resistance between the nano-wire and extrude by using a hall effect. CONSTITUTION: A gas detecting device(100) comprises a current applying part(110), a magnetic field applying part(120), a voltage measuring part(130), and a gas detecting part(140). The current applying part applies currents to the nano-wire. The magnetic field applying part applies a magnetic field perpendicular to a direction of the current to the nano-wire. The voltage measuring part measures voltages respectively perpendicular to the direction of the current and magnetic field on the nano-wire. The gas detecting part detects gas contacted to the nano-wire by using the measured voltage value.
Abstract translation: 目的：提供一种气体检测装置及其方法，其通过使用纳米线而有效地感测气体，而不受纳米线之间的接触电阻和通过霍尔效应拉伸的影响。 构成：气体检测装置（100）包括电流施加部（110），磁场施加部（120），电压测量部（130）和气体检测部（140）。 电流施加部分向纳米线施加电流。 磁场施加部分将与电流方向垂直的磁场施加到纳米线。 电压测量部分测量分别垂直于纳米线上电流和磁场方向的电压。 气体检测部使用测定的电压值来检测与纳米线接触的气体。
-
公开(公告)号：KR100932898B1
公开(公告)日：2009-12-21
申请号：KR1020070077171
申请日：2007-07-31
Applicant: 한국전자통신연구원 , 고려대학교 산학협력단
IPC: B82B3/00 , H01L21/027
Abstract: A formation method of ZnO nanowire network pattern is provided to form ZnO nanowire network pattern and device of a desired shape and size at a low temperature with a stable yield by using a lithographic process and a sol-gel method. A formation method of ZnO nanowire network pattern comprises steps of: forming a photoresist pattern exposing a part of a substrate on the substrate; molding the ZnO nanowire network on a photoresist pattern and an exposed part of the substrate by a sol-gel method; and removing the photoresist pattern and forming the ZnO nanowire network pattern on the substrate. The step for forming the photoresist pattern comprises steps of: coating a photoresist on the substrate; exposing the photoresist; and developing the exposed photoresist.
Abstract translation: 提供一种ZnO纳米线网络图案的形成方法，以通过使用光刻工艺和溶胶 - 凝胶方法在低温下以稳定的产率形成期望形状和尺寸的ZnO纳米线网络图案和器件。 一种ZnO纳米线网络图案的形成方法，包括以下步骤：在基板上形成暴露部分基板的光刻胶图案; 通过溶胶 - 凝胶方法将ZnO纳米线网络模制在光刻胶图案和衬底的暴露部分上; 并去除光致抗蚀剂图案并在衬底上形成ZnO纳米线网状图案。 形成光刻胶图案的步骤包括以下步骤：在衬底上涂覆光刻胶; 暴露光致抗蚀剂; 并显影曝光的光刻胶。
-
公开(公告)号：KR1020080052250A
公开(公告)日：2008-06-11
申请号：KR1020070061440
申请日：2007-06-22
Applicant: 한국전자통신연구원 , 고려대학교 산학협력단
CPC classification number: H01L29/0669 , B82Y10/00 , H01L21/02603
Abstract: A method for fabricating a nano wire array device is provided to embody a large-scale nano wire array device even when a nano wire is not parallel with an electrode line by selectively etching a nano wore on a substrate and by patterning an electrode line in a manner that the electrode becomes vertical to the electrode line to improve a probability that the electrode is connected to the nano wire. A nano wire solution including a nano wire(50) is deposited on a substrate. A first etch region of a stripe type is formed on the substrate to pattern the nano wire. A drain electrode line(100) and a source electrode line(200) are formed at both sides of the patterned nano wire, parallel with each other. One end of a plurality of drain electrodes(110) is connected to the drain electrode line wherein the drain electrode comes in contact with at least one nano wire. One end of a plurality of source electrodes(210) is connected to the source electrode line wherein the source electrode comes in contact with the nano wire in contact with the drain electrode. A second etch region is formed between the pair of drain electrodes and source electrodes so that the pair of drain electrodes and source electrodes don't contact each other electrically. An insulation layer(800) is formed on the substrate. A gate electrode(300) is formed on the insulation layer, disposed between the source and drain electrodes in contact with the nano wire.
Abstract translation: 提供一种制造纳米线阵列器件的方法，即使当纳米线不与电极线并联时，通过选择性地蚀刻衬底上的纳米穿孔并且通过将电极线图案化，以体现大规模纳米线阵列器件 电极变得垂直于电极线的方式，以提高电极连接到纳米线的可能性。 包括纳米线（50）的纳米线溶液沉积在基底上。 在衬底上形成条纹型的第一蚀刻区域以对纳米线进行图案化。 在图案化的纳米线的两侧，彼此平行地形成漏电极线（100）和源电极线（200）。 多个漏电极（110）的一端连接到漏极电极线，其中漏电极与至少一个纳米线接触。 多个源极（210）的一端与源电极线连接，源极与漏极接触的纳米线接触。 在一对漏电极和源电极之间形成第二蚀刻区域，使得该对漏电极和源极电极不彼此接触。 在基板上形成绝缘层（800）。 栅电极（300）形成在绝缘层上，设置在与纳米线接触的源极和漏极之间。
-
公开(公告)号：KR101105220B1
公开(公告)日：2012-01-13
申请号：KR1020100022291
申请日：2010-03-12
Applicant: 고려대학교 산학협력단
IPC: H01L31/00
CPC classification number: G01N27/127 , B82Y30/00 , G01N27/4146
Abstract: 본 발명은 나노 물질을 브리지 회로의 저항으로 적용한 센서 시스템을 공개한다. 본 발명은 환경 변화에 대한 반응성이 뛰어난 나노 물질을 반응 물질로 이용함으로써, 보다 미세한 환경 변화에 대해서도 신뢰할 수 있는 측정 결과를 얻을 수 있다. 또한, 본 발명은 나노 물질을 센서에 많이 이용되는 브리지회로의 저항으로 이용하고, 대상 물질의 측정에 이용되는 나노 물질 영역을 제외한 나머지 영역은 유전체로 매립하여 외부 환경에 노출되지 않도록 보호함으로써, 시간이 지남에 따라서 발생하는 센서의 성능 열화를 최소화하였다. 또한, 본 발명은 나노 물질 위에 형성된 게이트에 전압을 인가하여 나노 물질에 전계를 형성함으로써, 나노 물질의 저항을 변화시킬 수 있다. 따라서, 휘트스톤 브리지 회로의 저항을 구성하는 나노 물질의 저항을 사용자의 의도대로 설정할 수 있으며, 이에 따라서 성능 열화에 대한 저항값을 보정함으로써, 성능 열화 및 외부 잡음에 의한 측정값의 변화를 배제하고, 실제로 외부 환경 변화에 의해서 변화된 저항값만을 측정하고, 저항값에 대응되는 대상 물질의 존재 여부 및 농도를 측정할 수 있으므로, 보다 신뢰성 있는 측정이 가능하다. 또한, 본 발명은 휘트스톤 브리지 회로의 내부 평형 조건을 자동으로 조절할 수 있는 회로 장치와 하나의 반도체칩에 일체로 구현되어, 사용자가 일일이 조건을 설정할 필요없이 자동으로 오차를 보정할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020090012929A
公开(公告)日：2009-02-04
申请号：KR1020070077171
申请日：2007-07-31
Applicant: 한국전자통신연구원 , 고려대학교 산학협력단
IPC: B82B3/00 , H01L21/027
CPC classification number: B82B3/0004 , B82B3/0009 , H01L21/0273 , H01L21/0274
Abstract: A formation method of ZnO nanowire network pattern is provided to form ZnO nanowire network pattern and device of a desired shape and size at a low temperature with a stable yield by using a lithographic process and a sol-gel method. A formation method of ZnO nanowire network pattern comprises steps of: forming a photoresist pattern exposing a part of a substrate on the substrate; molding the ZnO nanowire network on a photoresist pattern and an exposed part of the substrate by a sol-gel method; and removing the photoresist pattern and forming the ZnO nanowire network pattern on the substrate. The step for forming the photoresist pattern comprises steps of: coating a photoresist on the substrate; exposing the photoresist; and developing the exposed photoresist.
Abstract translation: 提供ZnO纳米线网络图案的形成方法，通过使用平版印刷法和溶胶 - 凝胶法在低温下形成所需形状和尺寸的ZnO纳米线网络图案和器件，其产率稳定。 ZnO纳米线网络图案的形成方法包括以下步骤：形成曝光衬底上的一部分衬底的光刻胶图案; 通过溶胶 - 凝胶法在光致抗蚀剂图案和基底的暴露部分上模制ZnO纳米线网络; 并去除光致抗蚀剂图案并在衬底上形成ZnO纳米线网络图案。 用于形成光致抗蚀剂图案的步骤包括以下步骤：在基底上涂覆光致抗蚀剂; 曝光光刻胶; 并显影曝光的光致抗蚀剂。
-
公开(公告)号：KR101043688B1
公开(公告)日：2011-06-24
申请号：KR1020090016698
申请日：2009-02-27
Applicant: 고려대학교 산학협력단
IPC: H01L21/336
Abstract: 본 발명은 전계 효과 트랜지스터 소자 및 이의 제조 방법을 개시한다. 본 발명은 (a) 기판 상에 유기 반도체층, 소스 전극 및 드레인 전극을 증착하는 단계; (b) 상기 유기 반도체층, 소스 전극 및 드레인 전극 상부에 패시베이션층을 증착하는 단계; (c) 리쏘그라피(lithography) 공정을 통해 상기 패시베이션층 상부에 채널 영역 형성을 위한 미세 패턴을 전사하는 단계; 및 (d) 상기 미세 패턴에 따라 상기 패시베이션층 및 유기 반도체층을 식각하는 단계를 포함한다. 본 발명에 따르면, 유기 반도체층 상부에 패시베이션층을 증착하여 미세 패터닝이 가능하며, 유기 반도체층의 안정성을 높일 수 있는 장점이 있다.
유기 반도체, 펜타신, 패시베이션, 알루미나, 증착, 전계 효과 트랜지스터-
公开(公告)号：KR1020100097837A
公开(公告)日：2010-09-06
申请号：KR1020090016689
申请日：2009-02-27
Applicant: 고려대학교 산학협력단
IPC: G03F7/004
CPC classification number: G03F7/0045 , G03F7/004 , G03F7/0047 , G03F7/012
Abstract: PURPOSE: A negative-tone electron beam lithography resist composition is provided to be economically manufactured, to easily control a crosslinked part by controlling a synthesis ratio, to easily control the thickness of the electron beam resist, and to be applied to a lithography process. CONSTITUTION: A negative-tone electron beam lithography resist composition includes a polystyrene random copolymer including an azide functional group. The dose of the electron beam resist is 40 μC/cm^2 - 116 μC/cm^2. The polystyrene random copolymer is synthesized by polymerizing a styrene monomer and 1-(chloromethyl)-4-vinylbenzene through a RAFT(reversible addition-fragmentation chain transfer) method.
Abstract translation: 目的：为了经济地制造负色电子束光刻抗蚀剂组合物，通过控制合成比容易控制交联部分，容易控制电子束抗蚀剂的厚度，并适用于光刻工艺。 构成：负电子束光刻抗蚀剂组合物包括包含叠氮官能团的聚苯乙烯无规共聚物。 电子束抗蚀剂的剂量为40μC/ cm 2〜116μC/ cm ^ 2。 聚苯乙烯无规共聚物是通过RAFT（可逆加成 - 断裂链转移）法聚合苯乙烯单体和1-（氯甲基）-4-乙烯基苯来合成的。
-
公开(公告)号：KR100877690B1
公开(公告)日：2009-01-08
申请号：KR1020070061440
申请日：2007-06-22
Applicant: 한국전자통신연구원 , 고려대학교 산학협력단
Abstract: 본 발명은 나노 와이어 배열소자의 제조방법에 관한 것으로, 본 발명에 따른 나노와이어 배열소자 제조방법은, (a)기판 상에 나노 와이어가 포함된 나노 와이어 용액을 도포하는 단계; (b)상기 기판 상에 형성된 나노 와이어를 스트라이프 형태로 패터닝하고 기판을 노출시켜 상기 스트라이프 형태의 제 1 식각 영역을 형성하는 단계; (c)상기 패터닝된 나노 와이어를 사이에 두고 드레인 전극선과 소스 전극선을 평행하게 형성하는 단계; (d)일단은 상기 드레인 전극선에 연결되며 적어도 하나의 나노 와이어와 접촉하는 복수의 드레인 전극 및 일단은 상기 소스 전극선에 연결되며 상기 드레인 전극과 접촉하는 나노 와이어에 접촉하는 복수의 소스 전극을 형성하는 단계; (e)한 쌍의 상기 드레인 전극 및 소스 전극 쌍들이 전기적으로 접촉되지 않도록 상기 드레인 전극 및 소스 전극 쌍 사이에 제 2 식각 영역을 형성하는 단계; (f)상기 기판상에 절연층을 형성하는 단계; 및 (g)상기 절연층 상에 상기 나노 와이어와 접촉하는 소스 전극 및 드레인 전극 사이에 게이트 전극을 형성하는 단계를 포함한다.
본 발명에 의하면 나노 와이어를 전극선과 평행하게 정렬하지 못하더라도 대규모 나노와이어 배열 소자를 구현할 수 있으므로, 정렬시키기 힘든 나노 와이어를 이용한 집적소자 및 디스플레이에도 본 발명을 적용할 수 있다. 나아가 플렉서블(flexible) 기판을 응용한 소자 분야에도 본 발명을 적용할 수 있다.
나노 와이어, 트랜지스터 어레이, 선택적 식각, 선태적 패터닝-
公开(公告)号：KR101273452B1
公开(公告)日：2013-06-11
申请号：KR1020110070418
申请日：2011-07-15
Applicant: 고려대학교 산학협력단
IPC: G01N27/12
Abstract: 산화물 반도체 나노 막대를 이용한 물질 감지 소자, 및 그 제조 방법이 개시된다. 산화물 반도체 나노 막대를 이용한 물질 감지 소자는 기판의 미리 설정된 영역에 형성된 복수의 전극, 및 복수의 전극 중 미리 설정된 전극 사이에 형성된 미리 설정된 산화물 반도체 나노 막대의 네트워크 구조를 포함한다. 전극 사이에 산화물 반도체 나노 막대의 네트워크 구조를 형성시킴으로써, 센서의 부피 대비 표면적을 개선하여 수소 가스를 넓은 농도 범위에서 효과적으로 감지할 수 있게 된다.
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.019 seconds)
