-
公开(公告)号:KR1020160110207A
公开(公告)日:2016-09-21
申请号:KR1020160028700
申请日:2016-03-10
Applicant: 도쿄엘렉트론가부시키가이샤
CPC classification number: H01J37/32311 , H01J37/32229 , H01J37/32917
Abstract: (과제) 마이크로파방전방식에의해생성되는플라즈마의안정성을정합기능의개량에의해향상시키는것. (해결수단) 이마이크로파자동정합기(60)는, 4E 튜너로서구성되고, 반사계수측정부(114), 정합제어부(116), 설정부(118) 및구동부(120)를구비한다. 정합제어부(116)는, 반사계수측정부(114)에서주어지는반사계수의측정치에근거하여, 혹은반사계수의측정치를무시한독립적인제어루틴에따라서, 가동단락판 Q~Q의위치를제어하기위한제어신호를구동부(120)에준다. 구동부(120)는, 전동기 M, M가발생시키는구동력을각각 2조의가동단락판 (Q, Q), (Q, Q)에전하는 2계통의전동기구 J, J와, 정합제어부(116)로부터의제어신호에따라서전동기 M, M를전기적으로구동하는 2계통의드라이버회로 DR, DR를갖고있다.
Abstract translation: 本发明的目的是通过改善匹配功能来提高由微波放电方式产生的等离子体的稳定性。 微波自动匹配器(60)被配置为4E调谐器,包括反射系数测量单元(114),匹配控制单元(116),设置单元(118)和驱动单元(120)。 匹配控制单元(116)根据从反射系数测量单元(114)接收到的反射系数的测量值或者开启控制信号,发送用于控制作为操作短路板的Q1至Q4的位置的控制信号 独立控制程序的基础忽略了反射系数的测量值。 驱动单元(120)包括:J1和J2,它们是作为电动马达产生的M1和M2产生的驱动力的2系统马达工具到2对操作短路板(Q1,Q2), (Q3,Q4); 和DR1和DR2,它们是根据来自匹配控制单元(116)的控制信号对M1和M2的电动机进行电驱动的2系统驱动电路。
-
公开(公告)号:KR102000318B1
公开(公告)日:2019-07-15
申请号:KR1020147019294
申请日:2012-12-07
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/3065 , H01L21/67 , H01L21/02 , H01L21/311 , H01J37/32 , H01L29/66
-
公开(公告)号:KR1020140119020A
公开(公告)日:2014-10-08
申请号:KR1020147019294
申请日:2012-12-07
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/3065 , H01L21/318 , H01L21/336 , H01L29/786
CPC classification number: H01L21/0234 , H01J37/32192 , H01J37/32366 , H01L21/02167 , H01L21/31116 , H01L21/31144 , H01L29/66795
Abstract: 플라즈마 처리 장치는 SiO
2 를 포함하는 유전체창(16)을 이용하고 있다. 에칭하는 절연막 FL은 실리콘 탄화질화물로 이루어지고, 제 1 플라즈마 처리 공정에 있어서의 처리 가스는 산소 가스를 함유하지 않고 CH
2 F
2 등을 포함하고 있고, 보호막(6)을 퇴적한다. 제 2 플라즈마 처리 공정에 있어서의 처리 가스는 산소 가스를 함유하고 CH
3 F 등을 포함하고 있고, 단면 볼록 형상 부분의 꼭대기면 등의 에칭을 행한다.Abstract translation: 等离子体处理装置包括含有SiO 2的电介质窗。 要蚀刻的绝缘膜包括碳氮化硅。 在第一等离子体处理步骤中,使用不含氧气并含有CH2F2等的处理气体沉积保护膜。 在第二等离子体处理步骤中,使用包含氧气并含有CH3F等的处理气体来蚀刻具有凸形横截面形状的部分的顶部和其它部分。
-
公开(公告)号:KR102109208B1
公开(公告)日:2020-05-12
申请号:KR1020130157228
申请日:2013-12-17
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/336
-
公开(公告)号:KR1020140079316A
公开(公告)日:2014-06-26
申请号:KR1020130157228
申请日:2013-12-17
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/336
CPC classification number: H01L21/32137 , H01J37/32082 , H01J37/32192 , H01L29/66545 , H01L29/66795
Abstract: Provided is a method of forming a dummy gate in manufacturing a field effect transistor. The method of forming a dummy gate includes (a) a first process of exposing a workpiece having a polycrystalline silicon layer to plasma of HBr gas, wherein the polycrystalline silicon layer is etched to form a dummy semiconductor part having a pair of side surfaces in the polycrystalline silicon layer, and a protection film is formed based on a by-product of etching on the pair of side surfaces in such a manner that the thickness of the protection film becomes smaller toward a lower end of the dummy semiconductor part; and (b) a second process of further exposing the workpiece to the plasma of HBr gas after the first process.
Abstract translation: 提供了在制造场效应晶体管时形成伪栅极的方法。 形成虚拟栅极的方法包括:(a)将具有多晶硅层的工件暴露于HBr气体的等离子体的第一工艺,其中蚀刻多晶硅层以形成具有一对侧表面的虚拟半导体部件 多晶硅层和基于一对侧表面上的蚀刻副产物的保护膜,使得保护膜的厚度朝向虚拟半导体部件的下端变小; 和(b)在第一工序之后将工件进一步暴露于HBr气体的等离子体的第二工序。
-
-
-
-