-
公开(公告)号：KR1020150022204A
公开(公告)日：2015-03-04
申请号：KR1020130099697
申请日：2013-08-22
Applicant: 삼성전기주식회사
IPC: H01L23/34
CPC classification number: B23K1/0016 , B23K2201/42 , H01L2224/16225 , H01L2924/15311 , H05K3/381 , H05K3/4602 , H05K3/4661 , H05K2201/096 , H05K2201/10378 , H05K2203/041
Abstract: 본발명은인터포저를매개로전기적접속하는메인기판과반도체소자사이의전기적특성을높이기위하여, 코어층및 이를두께방향으로관통하는쓰루코어비아(Through Core Via;TCV); 상기코어층의양면에형성된회로배선및 상기 TCV의상,하부면과각각접합하는 TCV상부패드및 TCV하부패드; 상기코어층의일면에형성된상기 TCV상부패드및 회로배선을복개하고상면에회로배선이형성된상부절연층; 상기각 층의상부절연층을관통하고일단이상기 TCV상부패드와접속하는스택비아; 및상기코어층의타면에형성된상기 TCV하부패드및 회로배선을복개하되, 상기 TCV하부패드를노출시키는개구부가형성된하부절연층;을포함하는, 인터포저기판을제시한다.
Abstract translation: 为了改善通过介入器的介质电连接的半导体器件和主衬底之间的电性能，提出了一种插入器衬底，其包括：芯层和贯穿核心通孔（TCV），其穿透芯层的厚度 方向; 形成在芯层两侧的电路布线和分别接触TCV的上侧和下侧的TCV上焊盘和TCV下焊盘; 覆盖电路布线的上绝缘层和形成在芯层一侧的TCV上焊盘，并且在上侧具有电路布线; 穿过每层的上绝缘层并具有连接到TCV上垫的一端的叠层; 以及下绝缘层，其覆盖形成在芯层的另一侧的电路布线和TCV下焊盘，并且具有露出TCV下焊盘的开口部。
-
公开(公告)号：KR101472665B1
公开(公告)日：2014-12-15
申请号：KR1020130032210
申请日：2013-03-26
Applicant: 삼성전기주식회사
Abstract: 본발명은플러그비아적층구조체, 비아적층구조를갖는적층기판및 그제조방법에관한것이다. 본발명의하나의실시예에따라, 기판에형성된관통홀의내벽에소정두께로그리고관통홀의상하부주위에 t 두께로도금된관통홀도금층; 관통홀도금층의내측공간에충전되어형성되되상하부가관통홀도금층의상하부를관통하여노출되게형성된비아플러그; 관통홀도금층의상하부및 비아플러그상에걸쳐형성되되관통홀도금층상에형성된두께 t'가두께 t보다두터운회로패턴; 및기판및 회로패턴상에형성된제1 절연층을관통하며관통홀상부에형성된비아홀에충전형성되되회로패턴의상부로부터두께α로형성된적층도전성비아; 를포함하여이루어지되, 식 T ≤ t" + α를만족하고, 상기에서 T는관통홀도금층의두께 t와회로패턴의두께 t'의합이고, t"는상기비아플러그상에형성된상기회로패턴부분의두께인, 플러그비아적층구조체가제안된다. 또한, 비아적층구조를갖는적층기판및 그제조방법이제안된다.
-
公开(公告)号：KR101366934B1
公开(公告)日：2014-02-25
申请号：KR1020120011396
申请日：2012-02-03
Applicant: 삼성전기주식회사
CPC classification number: H05K1/115 , H05K1/0251 , H05K3/4644 , H05K2201/09781
Abstract: 본 발명은 회로기판에 관한 것으로서, 제1 절연층과, 제1 절연층을 양측에서 관통하도록 형성되어 있는 원통형의 파워용 비아 및 상기 제1 절연층의 일측 표면에 형성되어 있으며 파워용 비아와 연결된 플랜지형의 제1 파워용 비아 패드를 포함하는 베이스기판; 베이스 기판의 일측에 적층되어 있는 제2 절연층; 및 제2 절연층의 상부에 상기 제1 파워용 비아 패드에 대향되는 영역에 형성된 더미 패턴을 포함한다.
-
公开(公告)号：KR1020110121054A
公开(公告)日：2011-11-07
申请号：KR1020100040465
申请日：2010-04-30
Applicant: 삼성전기주식회사
CPC classification number: H05K1/16 , H05K3/284 , H05K3/4629 , Y10T29/4913
Abstract: PURPOSE: A circuit board and a manufacturing method thereof are provided to increase yield and simplify a manufacturing process by connecting both sides of a substrate to each layer of a multilayer ceramic substrate with a non-contact method by wireless communication. CONSTITUTION: A first wiring pattern(110) is formed on one side of a substrate(101). A first insulation layer(102) and a second insulation layer(103) are formed on the upper side and the lower side of the substrate. A second wiring pattern(120) is formed on the other side of the substrate. An RF transmitter(111) is connected to the first wiring pattern. An RF receiver(121) is connected to the second wiring pattern.
Abstract translation: 目的：提供电路板及其制造方法，以通过无线通信以非接触方式将基板的两面与多层陶瓷基板的各层连接起来，提高产量并简化制造工艺。 构成：在基板（101）的一侧上形成第一布线图案（110）。 在基板的上侧和下侧形成第一绝缘层（102）和第二绝缘层（103）。 在基板的另一侧上形成第二布线图案（120）。 RF发射器（111）连接到第一布线图案。 RF接收器（121）连接到第二布线图案。
-
公开(公告)号：KR101483850B1
公开(公告)日：2015-01-16
申请号：KR1020130034709
申请日：2013-03-29
Applicant: 삼성전기주식회사
Abstract: 본 발명은 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 기판의 제조방법은, 베이스 기판에 소정 패턴의 제1 회로층 및 그 제1 회로층의 패턴을 인식하기 위한 제1 회로패턴 인식용 마크를 각각 형성하는 단계; 상기 제1 회로층 위에 회로 보호용 제1 절연층 및 상기 제1 회로패턴 인식용 마크 위에 제1 절연층 인식용 마크를 각각 형성하는 단계; 상기 제1 절연층 위에 소정 패턴의 제2 회로층 및 상기 제1 절연층 인식용 마크 위에 제2 회로패턴 인식용 마크를 각각 형성하는 단계; 및 상기 제2 회로층 위에 회로 보호용 제2 절연층 및 상기 제2 회로패턴 인식용 마크 위에 제2 절연층 인식용 마크를 각각 형성하는 단계;를 포함한다.
이와 같은 본 발명에 의하면, 종래의 구리 도금층을 중첩하여 형성하던 방식과는 달리 각각의 구리층에 패턴 인식용 마크를 삽입하고, 절연층을 형성함과 아울러 절연층에도 패턴 인식 마크를 삽입하여 적층 구조를 형성함으로써, 다이싱 공정 시 상,하부 층간 정렬을 조절하기 위한 인식 마크가 뚜렷이 구분되지 않는 문제를 해결함과 동시에 라우팅/다이싱(routing/dicing) 공정 시의 응력에 의한 절연층의 손상을 방지할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1020150005289A
公开(公告)日：2015-01-14
申请号：KR1020130079055
申请日：2013-07-05
Applicant: 삼성전기주식회사
Abstract: 본 발명은, 기판의 소형화, 경량화, 박형화를 위해, 일면에 회로배선층이 형성된 절연층의 반복 적층으로 이루어진 다층 인쇄회로기판에 있어서, 적어도 하나 이상의 절연층을 두께 방향으로 관통하여 형성된 비아전극; 상기 비아전극의 상부 또는 하부와 접속하는 비아패드; 및 적어도 하나 이상의 절연층을 사이에 두고 상기 비아패드와 대향하는 위치에 형성된 부하용 패드;를 포함하는, 다층 인쇄회로기판을 제시한다.
Abstract translation: 本发明提供一种多层印刷电路板，其通过反复层叠绝缘层而形成，每个绝缘层在其一侧包括电路布线层，用于减小多层印刷电路板的尺寸和重量，并使多层印刷电路板 印刷电路板。 多层印刷电路板包括：沿厚度方向穿过至少一个绝缘层的通孔电极; 通孔焊盘，其连接到所述通孔电极的上侧或下侧; 以及通过插入至少一个绝缘层而定位成面对通孔焊盘的负载焊盘。
-
公开(公告)号：KR1020140134479A
公开(公告)日：2014-11-24
申请号：KR1020130054411
申请日：2013-05-14
Applicant: 삼성전기주식회사
IPC: H05K3/46
CPC classification number: H05K1/0271 , H05K3/4644 , H05K2201/0191
Abstract: The present invention relates to a printed circuit board. The printed circuit board according to an embodiment of the present invention comprises a base substrate; an upper buildup layer formed on the upper part of the base substrate and including one or more layers of upper insulation layer and upper circuit layer; and a buildup layer formed on the lower part of the base substrate, having thickness different from that of the upper buildup layer, and including one or more layers of lower insulation layer and lower circuit layer.
Abstract translation: 印刷电路板技术领域本发明涉及印刷电路板。 根据本发明实施例的印刷电路板包括基底; 形成在基底基板的上部并且包括一层或多层上绝缘层和上电路层的上积层; 以及形成在所述基底基板的下部上的积层，其厚度不同于所述上堆积层的厚度，并且包括一层或多层下绝缘层和下电路层。
-
公开(公告)号：KR1020130135044A
公开(公告)日：2013-12-10
申请号：KR1020130032210
申请日：2013-03-26
Applicant: 삼성전기주식회사
Abstract: The present invention relates to a plug via lamination structure, a lamination substrate having a via lamination structure, and a manufacturing method thereof. The present invention comprises a penetration hole plating layer; a via plug; a circuit pattern; and a lamination conductive via. The penetration hole plating layer is plated on an inner surface of a penetration hole formed on a substrate at a predetermined thickness, and is plated around the upper and lower units of the penetration hole at a t-thickness. The via plug is formed inside the penetration hole plating layer. The via plug is exposed by enabling upper and lower units to penetrate the upper and lower units of the penetration hole plating layer. The circuit pattern is formed on the upper and lower units of the penetration hole plating layer and the via plug. The t'-thickness of the circuit pattern formed on the penetration hole plating layer is thicker than the t-thickness. The lamination conductive via penetrates a first insulating layer formed on the substrate and the circuit pattern, is formed in the via hole formed on the upper part of the penetration hole, and is formed on the upper part of the circuit pattern at α-thinkness. The present invention is satisfied with a formula T
Abstract translation: 本发明涉及一种插头通孔层叠结构体，具有通孔层叠结构的层压基板及其制造方法。 本发明包括穿孔镀层; 通孔塞 电路图案 和层压导电通孔。 将贯通孔镀层以规定的厚度电镀在形成于基板上的贯通孔的内表面上，以t的厚度镀在贯通孔的上下单元上。 通孔塞形成在贯通孔镀层的内部。 通过使上部和下部单元穿透穿透孔镀层的上部和下部单元来暴露通孔塞。 电路图案形成在贯通孔镀层和通孔塞的上下单元上。 形成在贯通孔镀层上的电路图案的t'厚度比t厚度厚。 层叠导电通孔穿透形成在基板上的第一绝缘层和电路图案，形成在形成在穿透孔的上部的通孔中，并且以α-思想形成在电路图案的上部。 本发明对公式T <= t'+α满足。 提供具有通孔层叠结构的层叠基板及其制造方法。
-
公开(公告)号：KR1020130060754A
公开(公告)日：2013-06-10
申请号：KR1020110126981
申请日：2011-11-30
Applicant: 삼성전기주식회사
CPC classification number: H05K1/0298 , H01L2224/10 , H05K1/0237 , H05K3/4038 , H05K3/4644 , H05K2201/09681 , H05K2201/09972 , Y10T29/49155 , Y10T29/49165
Abstract: PURPOSE: A printed circuit board and a manufacturing method thereof are provided to improve bonding reliability by providing a mesh pattern to any one of circuit layers for improving a bonding force between the circuit layers. CONSTITUTION: A first circuit layer(120) is laminated on a core layer(110). The first circuit layer includes a first circuit pattern(122) and a first insulation sheet(124). The first circuit pattern includes a mesh pattern(122a) and a solid pattern(122b). A second circuit layer(130) is laminated on the first circuit layer. The second circuit layer includes a second circuit pattern(132) and a second insulation sheet(134).
Abstract translation: 目的：提供一种印刷电路板及其制造方法，以通过将网格图案提供给任何一个电路层来提高接合可靠性，以改善电路层之间的结合力。 构成：第一电路层（120）层叠在芯层（110）上。 第一电路层包括第一电路图案（122）和第一绝缘片（124）。 第一电路图案包括网格图案（122a）和实心图案（122b）。 在第一电路层上叠层第二电路层（130）。 第二电路层包括第二电路图案（132）和第二绝缘片（134）。
-
公开(公告)号：KR101141401B1
公开(公告)日：2012-05-03
申请号：KR1020100042604
申请日：2010-05-06
Applicant: 삼성전기주식회사
CPC classification number: H01C7/003 , H01C1/01 , H01C7/06 , Y10T29/49082 , Y10T29/49099
Abstract: 본 발명은 저항기와 그 제조 방법에 관한 것으로서, 특히 웨이퍼 공정에서 웨이퍼 상에 저항기를 직접 형성할 때 저항값을 용이하게 구현할 수 있는 병렬 구조의 저항기와 그 제조 방법에 관한 것이다.
본 발명에 따른 저항기는 기판; 상기 기판의 상부에 형성된 하부 저항체층;
상기 하부 저항체층의 상부에 적층되는 절연층; 상기 절연층의 상부에 적층되는 상부 저항체층; 상기 절연층을 수직으로 관통하는 두 개의 관통부; 및 상기 상부 저항체층의 상부에 형성되며, 상호간에 이격되어 배치되는 두 개의 단자 전극;를 포함하며, 상기 관통부는 내부에 상기 하부 저항체층 및 상기 상부 저항체층과 동일한 성분의 저항체가 채워져 상기 상부 저항체층과 상기 하부 저항체층을 전기적으로 연결하고, 상기 단자 전극은, 상기 관통부와 대응하는 위치에 각각 형성되는 것을 특징으로 한다.
이에 따르면, 본 발명은 다수의 층으로 이루어지는 병렬 구조로 저항기를 형성하므로, 병렬로 연결되는 경로의 개수와 크기 등을 제어하여 저항기의 저항값을 용이하게 조절할 수 있다. 따라서 웨이퍼 공정에서도 용이하게 저항기를 형성할 수 있으며, 효과적으로 초소형의 저항기를 제조할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.023 seconds)
