-
公开(公告)号：KR1020210055651A
公开(公告)日：2021-05-17
申请号：KR1020210058992
申请日：2021-05-07
Applicant: 삼성전기주식회사
Abstract: 본발명은인쇄회로기판의제조방법에관한것이다. 본발명에따른인쇄회로기판의제조방법은, 코어양면에이원동박을가지는한 쌍의동박적층판을준비하는단계; 상기한 쌍의동박적층판을접합층에의하여상호대칭을이루도록접합하는단계; 상기접착층에상호대칭되게접합된상기동박적층판을레이저가공하여비아홀을형성하는단계; 상기비아홀내부에도금을충진함과동시에상기코어상에도금층을형성하는단계; 상기도금층이형성된상기동박적층판을건조기에서고온건조하여상기접착층의접착력을제거함에의해서상기동박적층판을두 개의적층판으로분리하는단계; 및상기분리된동박적층판에각각회로를형성하는단계;를포함한다.
-
公开(公告)号：KR1020130046106A
公开(公告)日：2013-05-07
申请号：KR1020110110470
申请日：2011-10-27
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A substrate plating apparatus and a substrate plating method thereof are provided to clamp substrates to remove gaps among the substrates which are placed on the same plane during a plating process, thereby minimizing the thickness deviation of a plating film which is generated by the gaps among the substrates. CONSTITUTION: A substrate plating apparatus includes a dipping unit(120). The dipping unit supports multiple substrates(10) to be placed on the same plane and dips the substrates into a plating bath(110). The dipping unit clamps the substrates to remove gaps among the substrates. The dipping unit comprises a clamping member(122) and a drive unit(124). The clamping member makes supportably the substrates to stand vertically and clamps respectively the upper and lower parts of the substrates altogether. The drive unit drives the clamping member.
Abstract translation: 目的：提供一种基板电镀装置及其基板镀覆方法，以夹持基板以去除在镀覆工艺期间放置在同一平面上的基板之间的间隙，从而最小化由间隙产生的镀膜的厚度偏差 在基板之间。 构成：基板电镀装置包括浸渍单元（120）。 浸渍单元支撑要放置在同一平面上的多个基底（10）并将基底浸入镀浴（110）中。 浸渍单元夹持基板以去除基板之间的间隙。 浸渍单元包括夹紧构件（122）和驱动单元（124）。 夹持构件可支撑地使基板竖直地竖立并且分别夹紧基板的上部和下部。 驱动单元驱动夹紧构件。
-
公开(公告)号：KR101109389B1
公开(公告)日：2012-01-30
申请号：KR1020100040894
申请日：2010-04-30
Applicant: 삼성전기주식회사
IPC: H05K3/40
CPC classification number: H05K3/429 , H05K3/022 , H05K3/4046 , H05K2201/10409 , H05K2203/0178 , Y10T29/49165
Abstract: 본 발명에 따른 인쇄회로기판(100)은 일면에 제1 회로층(20)이 형성되고 타면에 제2 회로층(30)이 형성된 베이스 기판(10) 및 외부로부터 베이스 기판(10)에 삽입되어 베이스 기판(10)을 관통함으로써 제1 회로층(20)과 제2 회로층(30)을 통전시키는 타정 도통홀(40)를 포함하는 구성이며, 베이스 기판(10)을 관통하는 타정 도통홀(40)를 채용하여 종래기술에 따른 홀 가공, 디버링, 디스미어, 무전해 동도금, 전해 동도금 등의 복잡한 공정을 생략함으로써 인쇄회로기판의 제조공정을 단순화하고, 제조비용을 절약할 수 있는 장점이 있다.
-
公开(公告)号：KR1020110110664A
公开(公告)日：2011-10-07
申请号：KR1020100030126
申请日：2010-04-01
Applicant: 삼성전기주식회사
IPC: H05K3/20
Abstract: 본 발명의 바람직한 실시예에 따른 양면 인쇄회로기판의 제조방법은 (A) 베이스기판을 투입하는 단계; (B) 상기 투입된 베이스기판에 내층회로층을 형성하는 단계; 및 (C) 상기 내층회로층이 형성된 베이스기판을 수취하는 단계; 를 롤투롤 방식으로 진행하는 것을 포함하며, 양면 인쇄회로기판 제조공정의 전 공정을 롤투롤 방식으로 일원화, 자동화시킴으로써 작업공정의 간소화 및 비용의 절감을 가져올 수 있다. 또한, 작업의 정밀성이 증가하여 미세회로패턴의 형성 및 최종제품의 품질향상뿐만 아니라 제품생산의 리드타임(lead time)을 줄일 수 있다.
-
公开(公告)号：KR100601472B1
公开(公告)日：2006-07-18
申请号：KR1020040077202
申请日：2004-09-24
Applicant: 삼성전기주식회사
IPC: H05K3/46
Abstract: 본 발명은 병렬적 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 종래의 소위 빌드업(build-up) 방식에 의한 다층 인쇄회로기판의 제조방법과 달리 복수의 회로층 및 복수의 절연층을 독립적인 프로세스에 의해 병렬적으로 형성한 뒤 이들을 일괄적으로 적층하는 것을 특징으로 한다.
본 발명에 따르면, 다층 인쇄회로기판의 층간 접속 공정에 있어서 내벽이 도금된 회로층의 비아홀을 별도의 충진도금 공정이나 도전성 페이스트 충진 공정을 거치지 않고, 절연층의 비아홀에 도전성 페이스트를 충진한 뒤 일괄적으로 적층하여 층간을 전기적으로 접속시키고, 동시에 외층에는 패드 온 비아(Pad on Via) 방식을 적용하여 형성된 외층용 회로층을 일괄 적층함으로써 기존의 일반 공정을 적용하여 신규 장비 및 비용 증가 없이 경제적으로 일괄 적층공법을 실현할 수 있다.
다층 인쇄회로기판, 병렬, 일괄 적층, 패드 온 비아-
Patent Agency Ranking
公开(公告)号：KR1020030071955A
公开(公告)日：2003-09-13
申请号：KR1020020011425
申请日：2002-03-04
Applicant: 삼성전기주식회사
IPC: H05K3/18
Abstract: PURPOSE: A composition is provided to be capable of preventing excessive deposition at a via hole opening part when performing a work with a high current density. CONSTITUTION: An acidic copper coating additive composition comprises polyethylene glycol of 0.005g to 0.4g, polyvinylpyrrolidone of 0.001g to 0.1g, and octylphenol ethoxy-lates of 0.03g-0.5g. The coated matter is coated by infiltrating the matter in a copper plating electrolysis including the composition and plating the matter under the conditions of a high current density of 1.0-4.0A/dm2 and a temperature of 20-30 degrees. The electrolysis includes H2SO4, CuSO45H2O and Cl.
Abstract translation: 目的：提供一种组合物，当进行高电流密度的加工时，能够防止过孔沉积。 构成：酸性铜涂料添加剂组合物包含0.005g至0.4g的聚乙二醇，0.001g至0.1g的聚乙烯吡咯烷酮和0.03g-0.5g的辛基苯酚乙氧基化物。 通过在包含该组合物的铜电镀中渗透该物质并在1.0-4.0A / dm 2的高电流密度和20-30度的温度条件下电镀该涂层物质。 电解包括H 2 SO 4，CuSO 4·5H 2 O和Cl。
-
公开(公告)号：KR1020030071112A
公开(公告)日：2003-09-03
申请号：KR1020020010655
申请日：2002-02-27
Applicant: 삼성전기주식회사
IPC: H05K3/46
CPC classification number: H05K3/421 , H05K1/116 , H05K3/4652 , H05K2201/09509
Abstract: PURPOSE: A built-up PCB(Printed Circuit Board) and a fabricating process thereof are provided to achieve the high density circuits by forming symmetric blind via holes. CONSTITUTION: A copper foil(11) is removed from an upper end of the first copper stack plate(1) by a window opening process. The first blind via hole(6) is formed on the first copper stack plate(1). A copper plating layer(12) is formed on an inner wall of the first blind via hole(6). A circuit and a land(5) are formed at an upper end and a lower end of the first copper stack plate(1). The second copper stack plate(4) is stacked on the first copper stack plate(1) after turning over the first copper stack plate(1). The copper foil(11) is removed from an upper end of the second copper stack plate(4) by the window opening process. The second blind via hole(9) is formed on the second copper stack plate(4). The copper plating layer(12) is formed on an inner wall of the second blind via hole(9). The circuit is formed by removing the copper foil from the second copper stack plate(4).
Abstract translation: 目的：提供组合PCB（印刷电路板）及其制造工艺，以通过形成对称的盲孔来实现高密度电路。 构成：通过窗口打开工艺从第一铜叠板（1）的上端去除铜箔（11）。 第一盲孔（6）形成在第一铜叠板（1）上。 在第一盲孔（6）的内壁上形成镀铜层（12）。 电路和焊盘（5）形成在第一铜叠板（1）的上端和下端。 在翻转第一铜叠板（1）之后，第二铜叠板（4）堆叠在第一铜叠板（1）上。 铜箔（11）通过开窗工艺从第二铜叠板（4）的上端去除。 第二盲孔（9）形成在第二铜叠板（4）上。 铜镀层（12）形成在第二盲孔（9）的内壁上。 通过从第二铜叠板（4）去除铜箔而形成电路。
-
公开(公告)号：KR1020130053289A
公开(公告)日：2013-05-23
申请号：KR1020110119024
申请日：2011-11-15
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A manufacturing method of a printed circuit board is provided to improve packing efficiency of a plating layer by forming a via hole in the shape of a sandglass. CONSTITUTION: A base layer is exposed by removing a part of a copper foil. A through-hole is formed in the exposed region of the base layer. A via hole(140) is formed by applying desmear treatment to the through-hole. A plating layer(150) is formed at the inside of the via hole. A circuit pattern(170) is formed by the plating layer.
Abstract translation: 目的：提供一种印刷电路板的制造方法，通过形成沙漏形状的通孔来提高镀层的包装效率。 构成：通过去除一部分铜箔而露出基层。 在基层的露出区域形成有通孔。 通孔（140）通过对通孔进行去污处理而形成。 在通孔的内侧形成镀层（150）。 电镀图案（170）由镀层形成。
-
公开(公告)号：KR1020110121339A
公开(公告)日：2011-11-07
申请号：KR1020100040894
申请日：2010-04-30
Applicant: 삼성전기주식회사
IPC: H05K3/40
CPC classification number: H05K3/429 , H05K3/022 , H05K3/4046 , H05K2201/10409 , H05K2203/0178 , Y10T29/49165
Abstract: PURPOSE: A printed circuit board and a manufacturing method thereof are provided to reduce manufacturing costs by adopting a through hole which connects a circuit layer formed on both sides of a base substrate. CONSTITUTION: A first circuit layer(20) and a second circuit layer(30) are formed on one side and the other side of a base substrate(10). A through hole(40) is inserted into the base substrate from the outside. The through hole passes through the base substrate and connects the first circuit layer and the second circuit layer. The through hole is made of conductive materials.
Abstract translation: 目的：提供一种印刷电路板及其制造方法，通过采用连接形成在基板的两侧的电路层的通孔来降低制造成本。 构成：在基底（10）的一侧和另一侧上形成第一电路层（20）和第二电路层（30）。 从外部将通孔（40）插入到基底基板中。 通孔穿过基底，并连接第一电路层和第二电路层。 通孔由导电材料制成。
-
公开(公告)号：KR101022965B1
公开(公告)日：2011-03-16
申请号：KR1020080105356
申请日：2008-10-27
Applicant: 삼성전기주식회사
Abstract: 본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 다수의 절연층, 및 상기 절연층에 형성된 층간 연결을 위한 범프 및 회로층을 포함하고, 상기 범프는 페이스트 범프 및 필도금 범프가 각 층별로 교대로 형성되어 있는 것을 특징으로 하며, 제조시간 및 제조비용이 절약되고 제조공정이 간단한 다층 인쇄회로기판 및 그 제조방법을 제공한다.
페이스트 범프, 필도금 범프, 가압, 일괄적층
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.025 seconds)
