-
公开(公告)号：KR1020140139396A
公开(公告)日：2014-12-05
申请号：KR1020130060007
申请日：2013-05-27
Applicant: 삼성전기주식회사
CPC classification number: H05K3/4691 , Y10T156/10
Abstract: 본 발명은 리지드 플렉시블 인쇄회로기판 및 그의 제조 방법에 관한 것이다. 본 발명의 실시 예에 따른 리지드 플렉시블 인쇄회로기판은 리지드 영역과 플렉시블 영역을 포함하는 베이스 기판, 베이스 기판에 형성된 커버레이, 커버레이에 형성되며, 리지드 영역에 형성된 제1 절연층, 제1 절연층에 형성되는 제2 절연층 및 제2 절연층에 형성된 외층 회로층을 포함할 수 있다.
Abstract translation: 本发明涉及刚性柔性印刷电路板及其制造方法。 根据本发明的实施例的刚性柔性印刷电路板包括：基底，其包括刚性区域和柔性区域;覆盖层，形成在基底基底上;第一绝缘层，形成在覆盖物上， 刚性区域，形成在第一绝缘层上的第二绝缘层和形成在第二绝缘层上的外部电路层。
-
公开(公告)号：KR100807469B1
公开(公告)日：2008-02-25
申请号：KR1020060119073
申请日：2006-11-29
Applicant: 삼성전기주식회사
CPC classification number: H05K1/0266 , H01R12/51 , H05K13/08 , H05K2201/10204
Abstract: A substrate for a ZIF(Zero Insertion Force) connector and a test method thereof are provided to form a test coupon in a dummy area of the substrate and detect size faults of the substrate by checking short of the test coupon when cutting connection pads through a punching machine, thereby reducing manufacturing costs and size fault detection time of the substrate. A substrate for a ZIF(Zero Insertion Force) connector comprises the followings. Plural connection pads(4) are formed in a circuit unit(2). A cut surface(6) is formed in an edge of the circuit unit so as to be spaced from the plural connection pads as much as a predetermined interval. A test coupon(8) is formed in a facing surface among dummy areas(12) surrounding the cut surface so as to be spaced from the cut surface.
Abstract translation: 提供一种用于ZIF（零插入力）连接器的基板及其测试方法，以在基板的虚拟区域中形成测试试样，并通过检查短路试验片来检测基板的尺寸故障，当切割连接焊盘时 冲孔机，从而降低了基板的制造成本和尺寸故障检测时间。 用于ZIF（零插入力）连接器的基板包括以下部件。 多个连接焊盘（4）形成在电路单元（2）中。 切割面（6）形成在电路单元的边缘中，以便与多个连接焊盘间隔多达预定间隔。 在围绕切割表面的虚拟区域（12）中的与切割表面间隔开的面对表面中形成测试券（8）。
-
公开(公告)号：KR1020030071112A
公开(公告)日：2003-09-03
申请号：KR1020020010655
申请日：2002-02-27
Applicant: 삼성전기주식회사
IPC: H05K3/46
CPC classification number: H05K3/421 , H05K1/116 , H05K3/4652 , H05K2201/09509
Abstract: PURPOSE: A built-up PCB(Printed Circuit Board) and a fabricating process thereof are provided to achieve the high density circuits by forming symmetric blind via holes. CONSTITUTION: A copper foil(11) is removed from an upper end of the first copper stack plate(1) by a window opening process. The first blind via hole(6) is formed on the first copper stack plate(1). A copper plating layer(12) is formed on an inner wall of the first blind via hole(6). A circuit and a land(5) are formed at an upper end and a lower end of the first copper stack plate(1). The second copper stack plate(4) is stacked on the first copper stack plate(1) after turning over the first copper stack plate(1). The copper foil(11) is removed from an upper end of the second copper stack plate(4) by the window opening process. The second blind via hole(9) is formed on the second copper stack plate(4). The copper plating layer(12) is formed on an inner wall of the second blind via hole(9). The circuit is formed by removing the copper foil from the second copper stack plate(4).
Abstract translation: 目的：提供组合PCB（印刷电路板）及其制造工艺，以通过形成对称的盲孔来实现高密度电路。 构成：通过窗口打开工艺从第一铜叠板（1）的上端去除铜箔（11）。 第一盲孔（6）形成在第一铜叠板（1）上。 在第一盲孔（6）的内壁上形成镀铜层（12）。 电路和焊盘（5）形成在第一铜叠板（1）的上端和下端。 在翻转第一铜叠板（1）之后，第二铜叠板（4）堆叠在第一铜叠板（1）上。 铜箔（11）通过开窗工艺从第二铜叠板（4）的上端去除。 第二盲孔（9）形成在第二铜叠板（4）上。 铜镀层（12）形成在第二盲孔（9）的内壁上。 通过从第二铜叠板（4）去除铜箔而形成电路。
-
公开(公告)号：KR101482404B1
公开(公告)日：2015-01-13
申请号：KR1020130060007
申请日：2013-05-27
Applicant: 삼성전기주식회사
CPC classification number: H05K3/4691 , Y10T156/10
Abstract: 본 발명은 리지드 플렉시블 인쇄회로기판 및 그의 제조 방법에 관한 것이다. 본 발명의 실시 예에 따른 리지드 플렉시블 인쇄회로기판은 리지드 영역과 플렉시블 영역을 포함하는 베이스 기판, 베이스 기판에 형성된 커버레이, 커버레이에 형성되며, 리지드 영역에 형성된 제1 절연층, 제1 절연층에 형성되는 제2 절연층 및 제2 절연층에 형성된 외층 회로층을 포함할 수 있다.
-
公开(公告)号：KR1020140069940A
公开(公告)日：2014-06-10
申请号：KR1020120137836
申请日：2012-11-30
Applicant: 삼성전기주식회사
Inventor： 조형주
CPC classification number: H05K3/4673 , H05K1/112 , H05K3/0047 , H05K2201/0154 , H05K2201/0358
Abstract: The present invention relates to a rigid-flexible substrate having a multilayer connection via structure and a method for manufacturing the same. According to an embodiment of the present invention, the rigid-flexible substrate having the multilayer connection via structure comprises: a flexible layer including a flexible substrate, and first and second conductive pattern layers formed, respectively, on top and bottom surfaces of the flexible substrate; a buildup layer including a buildup insulation layer and a third conductive pattern layer formed on the buildup insulation layer, wherein the buildup layer is stacked on at least one side of top and bottom surfaces of the flexible layer; and an inner-through via hole connecting the first, second and third conductive pattern layers in a first stage and second stage through-hole structure, such that the a diameter of a second stage through-hole, which passes through the third conductive pattern layer and the buildup insulation layer and connects the third conductive pattern layer to the first or second conductive pattern layer on which the buildup insulation layer is stacked, is larger than a diameter of the first stage through-hole, which passes through the flexible substrate and the first or second conductive pattern layer, to which the second stage through-hole is connected, and connects the first and second conductive pattern layers. Also a method for manufacturing the rigid-flexible substrate is provided.
Abstract translation: 本发明涉及具有多层连接通孔结构的刚性柔性基板及其制造方法。 根据本发明的实施例，具有多层连接通孔结构的刚性 - 柔性基板包括：柔性层，包括柔性基板，以及分别形成在柔性基板的顶表面和底表面上的第一和第二导电图案层 ; 包括积层绝缘层和形成在积层绝缘层上的第三导电图案层的堆积层，其中所述堆积层堆叠在所述柔性层的顶表面和底表面的至少一侧上; 以及在第一级和第二级通孔结构中连接第一，第二和第三导电图案层的内通孔，使得通过第三导电图案层的第二级通孔的直径 并且所述积层绝缘层将所述第三导电图案层与层叠有所述积层绝缘层的所述第一导电图案层或所述第二导电图案层连接，大于通过所述柔性基板的所述第一阶段通孔的直径， 第一或第二导电图案层，第二级通孔连接到第一或第二导电图案层，并连接第一和第二导电图案层。 还提供了一种制造刚性 - 柔性基板的方法。
-
Patent Agency Ranking
公开(公告)号：KR101022880B1
公开(公告)日：2011-03-17
申请号：KR1020080130409
申请日：2008-12-19
Applicant: 삼성전기주식회사
Abstract: 본 발명에 따른 리지드-플렉시블 기판은 개구부가 형성된 제1 리지드부, 일단이 상기 개구부에 의해 노출된 상기 제1 리지드부의 플렉시블 기판과 연결된 플렉시블부, 및 상기 플렉시블부의 타단에 연결된 제2 리지드부를 포함하며, 플렉시블부가 제1 리지드부의 내부와 연결된 구조를 채용함으로써 공간 활용성을 증가시켜 조립 자유도 및 개취수를 증대시킬 수 있는 리지드-플렉시블 기판 및 그 제조방법을 제공한다.
리지드, 플렉시블, 윈도우, 개구부, 내부, 개취수-
公开(公告)号：KR1020080004988A
公开(公告)日：2008-01-10
申请号：KR1020060064003
申请日：2006-07-07
Applicant: 삼성전기주식회사
IPC: H05K1/02
CPC classification number: H05K1/0268 , G01R1/07328 , G01R31/2801 , H05K1/115
Abstract: A printed circuit board is provided to minimize a process deviation which may occur in a test coupon and on a unit substrate by reforming a shape of the test coupon and forming the test coupon in a size corresponding to the unit substrate. A printed circuit board includes a plurality of circuit layers and a test coupon. The plurality of circuit layers are formed between insulating layers. The test coupons inspect eccentricities of three circuit layers among the plurality of circuit layers. The test coupon includes a first inspection pattern(21a), a second inspection pattern(21a'), upper patterns(23a,23a'), medium layer patterns(27a,27a'), and a lower pattern(29a). The test coupon includes a first test coupon(20a) and a second test coupon. The first test coupon inspects whether or not the eccentricities occur in the first circuit layer, the second circuit layer, and the third circuit layer. The second test coupon inspects whether or not the eccentricities occur in the second circuit layer, the third circuit layer, and the fourth circuit layer.
Abstract translation: 提供一种印刷电路板，用于通过重新形成试样的形状并以与单元基板相对应的尺寸形成试样，来最小化可能在试样和单元基板上发生的工艺偏差。 印刷电路板包括多个电路层和试片。 多个电路层形成在绝缘层之间。 测试券检查多个电路层中三个电路层的偏心度。 测试券包括第一检查图案（21a），第二检查图案（21a'），上图案（23a，23a'），中层图案（27a，27a'）和下图案（29a）。 测试券包括第一测试券（20a）和第二测试券。 第一测试券检查偏心是否发生在第一电路层，第二电路层和第三电路层中。 第二测试券检查在第二电路层，第三电路层和第四电路层中是否发生偏心。
-
公开(公告)号：KR100619340B1
公开(公告)日：2006-09-12
申请号：KR1020040001256
申请日：2004-01-08
Applicant: 삼성전기주식회사
IPC: H05K3/42
Abstract: 본 발명은 정렬용 인식 타겟을 내층에 형성하여 외층에 미세 비아홀을 정밀하게 가공하는 인쇄회로기판의 미세 비아홀 형성 방법에 관한 것이다.
본 발명에 따른 인쇄회로기판의 미세 비아홀 형성 방법은 (A) 내층에 회로패턴 및 정렬용 인식 타겟을 형성하는 단계; (B) 절연층 및 동박층을 포함하며 상기 정렬용 인식 타겟의 윈도우가 형성된 외층을 상기 내층에 적층하는 단계; (C) 상기 정렬용 인식 타겟을 인식하여 상기 내층 및 외층을 정렬한 후, 상기 외층에 미세 비아홀을 형성하는 단계; 및 (D) 상기 미세 비아홀에 동도금을 수행한 후, 상기 외층의 동박층에 회로패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
인쇄회로기판, 미세 비아홀, 정렬용 인식 타겟-
公开(公告)号：KR1020050073073A
公开(公告)日：2005-07-13
申请号：KR1020040001256
申请日：2004-01-08
Applicant: 삼성전기주식회사
IPC: H05K3/42
CPC classification number: H05K3/42 , H05K1/0266 , H05K3/0026 , H05K3/0055 , H05K3/28
Abstract: 본 발명은 정렬용 인식 타겟을 내층에 형성하여 외층에 미세 비아홀을 정밀하게 가공하는 인쇄회로기판의 미세 비아홀 형성 방법에 관한 것이다.
본 발명에 따른 인쇄회로기판의 미세 비아홀 형성 방법은 (A) 내층에 회로패턴 및 정렬용 인식 타겟을 형성하는 단계; (B) 절연층 및 동박층을 포함하며 상기 정렬용 인식 타겟의 윈도우가 형성된 외층을 상기 내층에 적층하는 단계; (C) 상기 정렬용 인식 타겟을 인식하여 상기 내층 및 외층을 정렬한 후, 상기 외층에 미세 비아홀을 형성하는 단계; 및 (D) 상기 미세 비아홀에 동도금을 수행한 후, 상기 외층의 동박층에 회로패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.-
公开(公告)号：KR1020050038238A
公开(公告)日：2005-04-27
申请号：KR1020030073479
申请日：2003-10-21
Applicant: 삼성전기주식회사
IPC: H05K3/46
CPC classification number: H05K1/0268 , H05K1/115
Abstract: 본 발명은 다층 인쇄회로기판의 제조 공정 중에 정합의 오류로 인해 발생하는 불량인 층간 편심을 확인하기 위해 층마다 편심을 확인할 수 있는 쿠폰을 회로 패턴과 함께 형성함으로써 층간 편심의 발생 여부를 체크할 수 있는 인쇄회로기판에 관한 것이다.
본 발명에 따른 편심 확인이 가능한 인쇄회로기판은, 복수의 회로층을 포함하며, 상기 복수의 회로층은 각각, 단락 확인을 위한 접지 동박; 상기 접지 동박 내에 형성되며, 인쇄회로기판 내의 다른 회로층과 전기적으로 접속된 접지 확인용 비아홀; 상기 접지 동박으로부터 소정 거리 만큼 떨어져 위치하는 복수의 랜드부; 및 상기 복수의 랜드부 내에 각각 형성된 편심 확인용 비아홀을 포함하는 편심 확인용 쿠폰을 포함하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
