中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

45 records (took 0.02 seconds)

    인쇄회로기판 제조방법
    4.
    发明授权
    인쇄회로기판 제조방법 有权
    印刷电路板的制造方法

    公开(公告)号：KR100887382B1

    公开(公告)日：2009-03-06

    申请号：KR1020070030542

    申请日：2007-03-28

    Applicant: 삼성전기주식회사

    Inventor： 조지홍 ,  강명삼

    IPC: H05K3/00

    CPC classification number: H05K3/20 ,  H05K1/0393 ,  H05K2201/0129 ,  H05K2201/0355 ,  H05K2203/0191 ,  H05K2203/0376 ,  H05K2203/1536

    Abstract: 인쇄회로기판 제조방법이 개시된다. 캐리어의 표면에, 열에 따라 점착력이 변화하는 점착층을 형성하는 단계; 점착층의 표면에 회로패턴을 형성하는 단계; 회로패턴이 절연층과 대향하도록, 캐리어를 절연층에 압착하는 단계; 점착층이 소정의 온도에 이르도록 열을 공급하여, 절연층으로부터 캐리어를 분리하는 단계를 포함하는 인쇄회로기판 제조방법은, 회로를 전사함에 있어 온도에 따라 점착력이 변화하는 물질을 점착층으로 이용함으로써, 전사공정에 소요되는 비용을 절감할 수 있고, 금속패턴에의 영향을 최소화하여 제품의 신뢰도를 향상시킬 수 있다.
    인쇄회로기판, 점착변화, 점착층, 전사

    Abstract translation: 公开了一种印刷电路板的制造方法。 在载体表面上形成压敏粘合剂层，压敏粘合剂层沿着热量变化; 在粘合剂层的表面上形成电路图案; 将载体压缩到绝缘层，使得电路图案与绝缘层相对; 并且提供热量以使粘合剂层达到预定温度并将载体与绝缘层分离的步骤，其特征在于，在传送电路中，将粘合力随温度变化的物质用作粘合剂层 因此，可以降低转印过程所需的成本，并且可以使对金属图案的影响最小化，从而提高了产品的可靠性。

    소자 내장 인쇄회로기판 및 그 제조방법
    5.
    发明公开
    소자 내장 인쇄회로기판 및 그 제조방법 失效
    芯片嵌入式PCB及其相关方法

    公开(公告)号：KR1020070000645A

    公开(公告)日：2007-01-03

    申请号：KR1020050056157

    申请日：2005-06-28

    Applicant: 삼성전기주식회사

    Inventor： 조지홍 ,  류창섭 ,  조한서 ,  조석현 ,  김준성 ,  백상진

    IPC: H05K1/16 ,  H05K1/18

    CPC classification number: H01L2224/06181 ,  H01L2224/24137 ,  H01L2224/2518 ,  H01L2224/92144 ,  H05K1/185 ,  H05K1/09 ,  H05K3/42 ,  H05K3/4623

    Abstract: A chip embedded PCB and a method for manufacturing the same are provided to reduce manufacturing cost and time by embedding a chip without a laser process. A method for manufacturing a chip embedded PCB includes the steps of: spreading conductive material around via holes of a first substrate(100); attaching a chip at the conductive material spread part(110); stacking a second substrate punched with a penetrating hole on the first substrate to insert the chip into the penetrating hole(120); and covering the chip by stacking a third substrate on the second substrate(130).

    Abstract translation: 提供了一种芯片嵌入式PCB及其制造方法，以通过在没有激光工艺的情况下嵌入芯片来降低制造成本和时间。 制造芯片嵌入式PCB的方法包括以下步骤：在第一基板（100）的通孔附近扩散导电材料; 在导电材料扩散部分（110）附接芯片; 在所述第一基板上堆叠用贯通孔冲压的第二基板，将所述芯片插入所述贯穿孔（120）中; 并且通过在第二基板（130）上堆叠第三基板来覆盖芯片。

    칩 내장형 인쇄회로기판의 제조방법
    6.
    发明授权
    칩 내장형 인쇄회로기판의 제조방법 失效
    칩내장형인쇄회로기판의제조방법

    公开(公告)号：KR100651474B1

    公开(公告)日：2006-11-29

    申请号：KR1020050079425

    申请日：2005-08-29

    Applicant: 삼성전기주식회사

    Inventor： 조석현 ,  조한서 ,  조지홍 ,  서해남 ,  김병문

    IPC: H05K3/30 ,  H05K1/18

    Abstract: A method for fabricating a chip embedded printed circuit board is provided to prevent the damage of a chip during a fabrication process, by not using a subsidiary material like a tape to fix the chip. A laminated layer stacked with a first and a second metal layer is provided to both planes of a first insulation layer(S100). A chip mounting part is formed by removing a part of the first insulation layer and the first metal layer(S110). An adhesive material is coated in the chip mounting part, in order for a part of the chip to be mounted(S120). A second insulation layer having a window with a size corresponding to the chip and an additional laminated layer are stacked, in order to mount the remaining part of the chip(S130). A circuit pattern is formed on the second metal layer(S140).

    Abstract translation: 提供一种用于制造芯片嵌入式印刷电路板的方法，以防止在制造过程期间芯片的损坏，其通过不使用诸如带的辅助材料来固定芯片。 在第一绝缘层的两个平面上设置层叠有第一金属层和第二金属层的叠层（S100）。 芯片安装部分通过去除第一绝缘层和第一金属层的一部分而形成（S110）。 在芯片安装部分中涂覆粘合剂材料，以便安装芯片的一部分（S120）。 具有与芯片对应尺寸的窗口的第二绝缘层和附加层压层被堆叠，以便安装芯片的其余部分（S130）。 在第二金属层上形成电路图案（S140）。

    유전체 조성물 및 이를 포함하는 적층형 전자 부품
    7.
    发明授权
    유전체 조성물 및 이를 포함하는 적층형 전자 부품 有权

    公开(公告)号：KR102225451B1

    公开(公告)日：2021-03-09

    申请号：KR1020190077574

    申请日：2019-06-28

    Applicant: 삼성전기주식회사

    Inventor： 함태영 ,  조지홍 ,  백승인 ,  권형순

    IPC: H01B3/10 ,  H01G4/12 ,  H01G4/30

    Abstract: 본발명의일 측면은 ABO3(A는 Ba, Sr 및 Ca 중적어도하나이고, B는 Ti, Zr 및 Hf 중적어도하나임)로표현되는페로브스카이트구조를가지는주성분및 제1 부성분을포함하며, 상기제1 부성분은상기주성분 100몰대비, 희토류원소: 0.1몰이상, Nb: 0.02몰이상및 Mg: 0.25몰이상 0.9몰이하를포함하고, 상기희토류원소와 Nb 함량의합은 1.5몰이하인유전체조성물을제공하기위함이다. 본발명의다른일 측면은상기유전체조성물을포함하는적층형전자부품을제공하기위함이다.

Patent Agency Ranking