公开(公告)号：KR100631916B1

公开(公告)日：2006-10-04

申请号：KR1020000030300

申请日：2000-06-02

Applicant: 삼성전자주식회사

Inventor： 남성진 ,  박정주

IPC: H01L21/316

Abstract: 본 발명은 반도체소자 제조방법을 개시한다. 이에 의하면, 반도체기판 상에 게이트 전극들을 형성하고, 게이트 전극들을 포함한 반도체기판 상에 스페이서를 위한 절연막을 적층하면서 절연막 내에 보이드를 형성시키고, 절연막을 이방성 식각하여 미세패턴들의 측벽에 스페이서들을 형성한다.
따라서, 본 발명은 절연막 내에 보이드를 형성함으로써 스페이서들을 이온주입에 필요한 충분한 공간을 두고 이격하여 형성할 수 있고 나아가 반도체소자의 집적도를 더욱 높일 수 있다.

Abstract translation: 本发明公开了一种制造半导体器件的方法。 采用这种结构，同时形成在半导体衬底上的栅电极，为包括栅电极，形成在绝缘层中的空隙在半导体基板上的间隔物层叠的电介质膜，以及各向异性地蚀刻所述绝缘层以形成的微细图案的侧壁间隔物。

公开(公告)号：KR101986534B1

公开(公告)日：2019-06-07

申请号：KR1020120060048

申请日：2012-06-04

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  김명선 ,  남성진 ,  박판귀 ,  정회성 ,  이내인

IPC: H01L29/78 ,  H01L21/336

公开(公告)号：KR1020170082300A

公开(公告)日：2017-07-14

申请号：KR1020160001535

申请日：2016-01-06

Applicant: 삼성전자주식회사

Inventor： 민경석 ,  권미경 ,  남성진 ,  성석현 ,  송영훈 ,  오영묵

IPC: H01L29/78 ,  H01L29/66

CPC classification number: H01L29/0653 ,  H01J37/32192 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/823431 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7848 ,  H01L29/7851 ,  H01L29/7853

Abstract: 반도체장치가제공된다. 반도체장치는기판상에형성된제1 핀과제2 핀; 및제1 핀과제2 핀사이에형성되고, 제1 절연막과제1 절연막상에제1 절연막과연결되어형성되고, 제1 절연막보다큰 폭을가지는제2 절연막을포함하는필드절연막을포함하되, 제1 핀과제2 핀각각의하부폭에대한상부폭의비율은 0.5를초과한다.

Abstract translation: 提供了一种半导体器件。 一种半导体器件包括：形成在衬底上的第一引脚任务2引脚; 以及形成在第一引脚和第二引脚之间并具有比第一绝缘膜的宽度大的宽度的场绝缘膜，场绝缘膜与第一绝缘膜的绝缘膜上的第一绝缘膜相连接地形成。 每个针脚2针脚的顶部宽度与底部宽度的比例超过0.5。

公开(公告)号：KR1020040048600A

公开(公告)日：2004-06-10

申请号：KR1020020076518

申请日：2002-12-04

Applicant: 삼성전자주식회사

Inventor： 남성진

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a contact hole including a polymer removing step is provided to remove polymers without the damage of a silicon substrate by using oxygen plasma which is generated by using an RF(Radio Frequency) power and oxygen. CONSTITUTION: An oxide layer(12) having a predetermined thickness is formed on a silicon substrate(10). A photoresist pattern having an opening portion is formed on the resultant structure. A dry etching process is carried out on the oxide layer through the opening portion of the photoresist pattern for exposing the silicon substrate. A silicon treatment and ashing process are carried out for removing the exposed silicon substrate and the photoresist pattern at a time. Polymers are generated as a by-product. The polymers are removed without the damage of the silicon substrate by using oxygen plasma.

Abstract translation: 目的：提供一种用于形成包括聚合物除去步骤的接触孔的方法，通过使用通过使用RF（射频）功率和氧产生的氧等离子体来除去聚合物而不损坏硅衬底。 构成：在硅衬底（10）上形成具有预定厚度的氧化物层（12）。 在所得结构上形成具有开口部分的光致抗蚀剂图案。 通过光致抗蚀剂图案的开口部分对氧化物层进行干蚀刻处理，以暴露硅衬底。 进行硅处理和灰化处理，以一次去除暴露的硅衬底和光致抗蚀剂图案。 聚合物作为副产物生成。 通过使用氧等离子体来除去聚合物而不损坏硅衬底。

公开(公告)号：KR1020170054635A

公开(公告)日：2017-05-18

申请号：KR1020150156937

申请日：2015-11-09

Applicant: 삼성전자주식회사

Inventor： 민경석 ,  김무진 ,  남성진 ,  성석현 ,  송영훈 ,  오영묵

IPC: H01L21/8234 ,  H01L29/78 ,  H01L29/66 ,  H01L29/423

CPC classification number: H01L21/76224 ,  H01J2237/3347 ,  H01L21/02118 ,  H01L21/3065 ,  H01L21/31116

Abstract: 기판에일 방향으로연장되는핀 구조체를정의하는트렌치들을형성하고, 트렌치들을채우는소자분리막을형성하고, 소자분리막의상부를제거하여핀 구조체의상부측벽을노출시키고핀 구조체의상부측벽을노출시킨다. 소자분리막의상부를제거하는것은제 1 단계및 핀구조체에대한소자분리막의식각선택비가제 1 단계보다낮은조건의제 2 단계를포함하고, 제 1 단계와제 2 단계는복수회 반복된다.

Abstract translation: 形成沟槽，以限定在所述基板上在一个方向上延伸的销结构，以形成器件隔离膜用于填充沟槽，以及去除所述器件隔离膜服装的各部分以暴露鳍结构的上部侧壁，以暴露鳍结构的上侧壁上。 器件隔离膜服装的部分的除去的低状态比所述第一步骤和所述器件隔离结构的用于销1和第一步骤和第二步骤中的第一步骤的蚀刻选择比的第二步骤被重复多次。

公开(公告)号：KR1020020085228A

公开(公告)日：2002-11-16

申请号：KR1020010024631

申请日：2001-05-07

Applicant: 삼성전자주식회사

Inventor： 한준호 ,  남성진

IPC: H01L21/28

Abstract: PURPOSE: A gate formation method of semiconductor devices is provided to prevent failure due to a hump by ashing using mixed gases of O2 and N2. CONSTITUTION: A conductive layer(51) and a metal silicide film(52) are sequentially formed on a semiconductor substrate(50). A photoresist pattern is coated on the metal silicide film(52). The metal silicide film(52) and the conductive layer(51) are selectively etched by using the photoresist pattern. Then, the photoresist pattern is removed by ashing using O2 gas and N2 gas. At this time, a thin film(54) including nitrogen is formed on the metal silicide(52) and the conductive layer(51) during the ashing process. The thin film(54) including nitrogen is used to restrain oxidation of the metal silicide film(52).

Abstract translation: 目的：提供半导体器件的栅极形成方法，以防止由于通过使用O 2和N 2的混合气体的灰化而产生的隆起造成的故障。 构成：在半导体衬底（50）上依次形成导电层（51）和金属硅化物膜（52）。 光致抗蚀剂图案涂覆在金属硅化物膜（52）上。 通过使用光致抗蚀剂图案选择性地蚀刻金属硅化物膜（52）和导电层（51）。 然后，通过使用O 2气体和N 2气体的灰化除去光致抗蚀剂图案。 此时，在灰化过程中，在金属硅化物（52）和导电层（51）上形成包括氮的薄膜（54）。 使用包含氮的薄膜（54）来抑制金属硅化物膜（52）的氧化。

公开(公告)号：KR1020020085227A

公开(公告)日：2002-11-16

申请号：KR1020010024630

申请日：2001-05-07

Applicant: 삼성전자주식회사

Inventor： 한준호 ,  이선훈 ,  이상원 ,  남성진

IPC: H01L21/28

Abstract: PURPOSE: A contact hole formation method of semiconductor devices is provided to simplify manufacturing processes by performing silicon treatment processing and in-situ ashing processing. CONSTITUTION: An insulating layer(21) is formed on a semiconductor substrate(20). A photoresist pattern(22) is formed so as to expose portions of the insulating layer(21). A contact hole(23) is formed to expose the semiconductor substrate(20) by selectively etching the insulating layer(21) using the photoresist pattern(22) as a mask. A silicon treatment process is performed on the exposed substrate(20), and an ashing process using O2 plasma is carried out so as to remove portions of the photoresist pattern(22). The silicon treatment and the ashing processes are performed in the same dry-etching equipment by in-situ. Then, the remaining photoresist pattern(22) is entirely removed.

Abstract translation: 目的：提供半导体器件的接触孔形成方法，以通过进行硅处理和原位灰化处理来简化制造工艺。 构成：在半导体衬底（20）上形成绝缘层（21）。 形成光致抗蚀剂图案（22）以暴露绝缘层（21）的部分。 通过使用光致抗蚀剂图案（22）作为掩模选择性地蚀刻绝缘层（21），形成接触孔（23）以暴露半导体衬底（20）。 在曝光的基板（20）上进行硅处理工艺，并且使用O 2等离子体进行灰化处理，以去除光致抗蚀剂图案（22）的部分。 硅处理和灰化处理通过原位在相同的干蚀刻设备中进行。 然后，剩余的光致抗蚀剂图案（22）被完全去除。

公开(公告)号：KR1020170097270A

公开(公告)日：2017-08-28

申请号：KR1020160018633

申请日：2016-02-17

Applicant: 삼성전자주식회사

Inventor： 민경석 ,  남성진 ,  성석현 ,  오영묵 ,  권미경 ,  김형동 ,  박인원 ,  이형구

IPC: H01L29/78 ,  H01L29/66 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L29/66795 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/6833 ,  H01L23/535 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/7848 ,  H01L29/7851

Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 보다구체적으로, 기판으로부터수직적으로돌출되며, 상기기판의상면과평행한제1 방향으로연장하는핀 구조체를포함한다. 상기핀 구조체는, 하부패턴, 및상기하부패턴의상면으로부터수직하게돌출된활성패턴을포함하고, 상기하부패턴의상면은, 상기기판의상면과실질적으로평행한평평한부분을포함하며, 상기하부패턴은상기제1 방향으로연장되는제1 측벽, 및상기제1 방향과교차하는제2 방향으로연장되는제2 측벽을포함하고, 상기제1 측벽과상기기판의상면이이루는제1 각도는, 상기제2 측벽과상기기판의상면이이루는제2 각도보다크다.

Abstract translation: 本发明涉及一种半导体器件及其制造方法，更具体地说，涉及一种引脚结构，该引脚结构垂直地从基板突出并沿平行于基板上表面的第一方向延伸。 其中，所述pin结构包括下图案和从所述下图案的上表面垂直突出的有源图案，其中，所述下图案的上表面包括基本平行于所述基板的上表面的平坦部分， 第一侧壁沿第一方向延伸，第二侧壁沿与第一方向交叉的第二方向延伸，其中由第一侧壁和衬底的上表面形成的第一角度与第一角度相同， 大于由第二侧壁和衬底的上表面形成的第二角度。

公开(公告)号：KR101668097B1

公开(公告)日：2016-10-24

申请号：KR1020100022353

申请日：2010-03-12

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  남성진 ,  허정식 ,  김명선

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7834 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 전계효과트랜지스터를포함하는반도체소자및 그형성방법을제공한다. 이소자에따르면, 에피택시얼패턴이게이트패턴일측의반도체기판에형성된함몰영역을채운다. 함몰영역일측의바디부상에게이트패턴이배치된다. 바디부에인접한함몰영역의측벽은바디부를향하는뾰족한리세스들의내면들을포함하거나, 뾰족한리세스의내면및 수직한하부측벽을가질수 있다.

公开(公告)号：KR1020130136328A

公开(公告)日：2013-12-12

申请号：KR1020120060048

申请日：2012-06-04

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  김명선 ,  남성진 ,  박판귀 ,  정회성 ,  이내인

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

Abstract: First and second active zones are limited on a substrate which has a first area and a second area having higher pattern density than the first area. A first gate electrode is formed in the first active zone. A first trench is formed in the first active zone. A first strain-inducing pattern is formed in the first trench. A second gate electrode is formed in the second active area. A second trench is formed in the second active zone. A second strain-inducing pattern is formed in the second trench. The first active zone has a first ∑-shape. The second active zone has a second ∑-shape. When defining: a first vertical line which is perpendicular to the substrate and passes the side of the first gate electrode; a second vertical line which is perpendicular to the substrate and passes the side of the second gate electrode; a first horizontal distance which is the closest distance between the first vertical line and the first trench; and a second horizontal distance which is the closest distance between the second vertical line and the second trench, a difference between the first horizontal distance and the second horizontal distance is 1 nm or less.

Abstract translation: 第一和第二活性区限制在具有第一区域和具有比第一区域更高图案密度的第二区域的基底上。 第一栅电极形成在第一有源区中。 在第一活动区域中形成第一沟槽。 在第一沟槽中形成第一应变诱导图案。 第二栅电极形成在第二有源区中。 在第二活动区域中形成第二沟槽。 在第二沟槽中形成第二应变诱导图案。 第一活动区域具有第一Σ形状。 第二活动区域具有第二Σ形状。 当限定：垂直于衬底并通过第一栅电极的一侧的第一垂直线; 第二垂直线，其垂直于所述衬底并通过所述第二栅电极的一侧; 第一水平距离，其是第一垂直线和第一沟槽之间的最近距离; 以及第二水平距离，其是第二垂直线和第二沟槽之间的最近距离，第一水平距离和第二水平距离之间的差为1nm或更小。